FPGA|CPLD|ASICwilliam hill官网
直播中

李列恩

9年用户 85经验值
擅长:RF/无线
私信 关注
[问答]

RTL Viewer仿真分析

在verilog中比较器比较的值是999999,但在RTL Viewer中比较器的值为上图。
在verilog中加法器的值是1;但在RTL Viewer中比较器的值为上图。
为什么verilog中的值跟RTL Viewer仿真的值不一样了?

  • @~33`_M2[5N`ASX2E0VH1$L.png
  • NRD3GP6A4MS(6H][(FDK6[F.png
已退回5积分

回帖(1)

李列恩

2017-2-24 22:52:45
不要沉                                      
举报

更多回帖

发帖
×
20
完善资料,
赚取积分