FPGA|CPLD|ASICwilliam hill官网
登录
直播中
李列恩
9年用户
85经验值
擅长:RF/无线
私信
关注
[问答]
RTL Viewer仿真分析
开启该帖子的消息推送
在verilog中比较器比较的值是999999,但在RTL Viewer中比较器的值为上图。
在verilog中加法器的值是1;但在RTL Viewer中比较器的值为上图。
为什么verilog中的值跟RTL Viewer
仿真
的值不一样了?
已退回
5
积分
回帖
(1)
李列恩
2017-2-24 22:52:45
不要沉
不要沉
举报
更多回帖
rotate(-90deg);
回复
相关问答
RTL
Viewer
怎么看?
2017-05-31
5496
RTL
viewer
中 lessthan0 符号是个什么意思
2020-03-01
2908
quartus中
rtl
viewer
和technology map
viewer
中dffe原语的逻辑改变
2022-01-14
11145
PGA设计者的5项基本功
2014-10-10
2611
RTL
级
仿真
与门级
仿真
2015-08-08
9702
求求求,各位FPGA高手来救命
2013-04-17
2143
vivado
仿真
2017-09-25
4682
网表
仿真
与
RTL
仿真
相比有何优势
2021-11-04
3165
新手求助UPF低功耗设计能否在
RTL
仿真
中实现呢?
2021-06-18
1707
用vivado
仿真
添加
rtl
时导致编译不通过如何解决?
2023-08-16
260
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分