FPGA|CPLD|ASICwilliam hill官网
直播中

齐越寒

8年用户 9经验值
擅长:可编程逻辑 嵌入式技术
私信 关注
[问答]

求助：cycloneV 用modelsim仿真PLL 为什么一直没有输出？

如题

不知道是哪里设置的问题 PLL仿真一直没有输出
求各位帮助解答
  • Capture.JPG
  • Capture1.JPG
  • Capture2.JPG

回帖（2）

李莹

2018-3-20 15:50:39
你好，我也是用的Cyclone V  配置PLL IP核， 同样一直没有输出，仿真也有问题，能否加个好友讨论下这个问题？
QQ：526049123
举报

王松

2019-3-17 14:30:47
我也遇到了这个问题，很奇怪
举报

更多回帖

2 0 0

相关问答

发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分