FPGA|CPLD|ASICwilliam hill官网
直播中

a877429929

7年用户 82经验值
私信 关注
[问答]

fpga 用VerilogHDL语言及DS1302设计一个万年历,将时钟及万年历信息显示在数码管上

用VerilogHDL语言及DS1302设计一个万年历,将时钟及万年历信息显示在数码管上。
已退回1积分

更多回帖

发帖
×
20
完善资料,
赚取积分