FPGA|CPLD|ASICwilliam hill官网
直播中

jf_1689824204.6718

10年用户 11经验值
私信 关注
[问答]

DDR2 IP核输入时钟

生成DDR2 IP核,设置的输入是50Mhz,输出是166.667Mhz,half-rate模式。但是在使用时,只有输入小于25Mhz的时钟才有数,输入50Mhz不行。
这是为什么?可能有哪方面的问题?

更多回帖

发帖
×
20
完善资料,
赚取积分