特权同学FPGA专区
登录
直播中
jf_1689824204.6718
10年用户
11经验值
私信
关注
[FPGA问答]
DDR2 IP核输入时钟问题
开启该帖子的消息推送
生成DDR2 IP核,设置的输入是50Mhz,输出是166.667Mhz,half-rate模式。但是在使用时,只有输入小于25Mhz的时钟才有数,输入50Mhz不行。这是为什么?可能因为哪些问题造成的?
回帖
(2)
wlp88129
2017-10-9 11:43:49
有可能你的输出时钟设的太小了
有可能你的输出时钟设的太小了
举报
jf_1689824204.6718
2017-10-9 15:40:53
引用:
wlp88129 发表于 2017-10-9 11:43
有可能你的输出时钟设的太小了
这个不应该。
我如果设置100Mhz,则输入只能是50Mhz一下。
引用:
wlp88129 发表于 2017-10-9 11:43
有可能你的输出时钟设的太小了
这个不应该。
我如果设置100Mhz,则输入只能是50Mhz一下。
举报
更多回帖
rotate(-90deg);
回复
相关问答
DDR2
IP
核
输入时钟
2017-10-08
3594
quartus ii 调用
DDR2
IP
核
时无法生成 ( 已经完成破解获得
ddr2
的license)
2017-02-07
7816
Altera
DDR2
IP
核
2015-11-01
8649
DDR2
ip
核
创建时,器件选型的问题
2017-09-19
2671
请教个关于
ddr2
选型的问题
2018-01-31
4036
请问没有VDMA
IP
核可以将数据从
DDR2
发送到HDMI输出吗?
2019-11-05
1964
关于quartus新建
DDR2
的
IP
核问题。
2017-03-09
5653
关于 quartus 生成
ddr2
控制器
ip
核
的问题
2017-09-07
4273
求助
DDR2
IP
核
altera公司
2014-11-01
3237
关于Quartus II无法生成
DDR2
的
IP
核
的问题
2016-04-27
10386
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分