FPGA|CPLD|ASICwilliam hill官网
直播中

yuxiang9530

11年用户 24经验值
擅长:93318
私信 关注
[问答]

求助DDR2 IP 核 altera公司





1、建立工程,
2、调用DDR2 ip核。
3、设置参数,选择如上图。其余保持默认。生成IP
4、选择ddr2_phy_ddr_timing.sdcddr2_example_top.sdcddr2_example_driver.vddr2_example_top.v加入工程。
5、ddr2_example_top.v设为顶层文件,然后综合后运行 _pin_assignments.tcl,然后设置引脚地址,根据ALINX3402_EP4CE30F23C6、tcl
   设置存储器接口地址。
6、编译。
7、打开signaltap 抓取信号,设置时按照英文手册步骤来的,local_rdata这些地址是如下图。






8、保存后在编译工程,编译工程之前运行了 _phy_report_timing.tcl 文件。
9、编译好后把SOF文件下载到SIGNALTAP中抓取信号就是什么都没有。      

是不是步骤不完善啊,还是什么地方出错了啊???????求助各位大侠帮忙解决啊!!感激不尽!
  求助啊!!!!!!  求助啊!!!!!!  求助啊!!!!!!  求助啊!!!!!!  求助啊!!!!!!  求助啊!!!!!!
已退回1积分

回帖(3)

birdinskydzfsy

2016-1-8 13:16:08
                          莫沉底  帮你顶
举报

南盗

2016-1-9 00:23:01
只用过xilinx的DDR的ip飘过,你仿真过吗?
举报

南盗

2016-1-9 00:23:32
建议看一下UG,altera肯定有这个UG的,多分析,一般要仿真。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分