FPGA|CPLD|ASICwilliam hill官网
登录
直播中
yuxiang9530
11年用户
24经验值
擅长:93318
私信
关注
[问答]
求助DDR2 IP 核 altera公司
开启该帖子的消息推送
1、建立工程,
2、调用DDR2 ip核。
3、设置参数,选择如上图。其余保持默认。生成IP
4、选择
ddr2_phy_ddr_
ti
ming.sdc
、
ddr2_example_top.sdc
、
ddr2_example_driver.v
、
ddr2_example_top.v
加入工程。
5、
ddr2_example_top.v设为顶层文件
,然后综合后运行
_pin_assignments.tcl,然后设置引脚地址,根据ALINX3402_EP4CE30F23C6、tcl
设置存储器接口地址。
6、编译。
7、打开signaltap 抓取信号,设置时按照英文手册步骤来的,local_rdata这些地址是如下图。
8、保存后在编译工程,编译工程之前运行了
_phy_report_timing.tcl
文件。
9、
编译好后把SOF文件下载到SIGNALTAP中抓取信号就是什么都没有。
是不是步骤不完善啊,还是什么地方出错了啊???????求助各位大侠帮忙解决啊!!感激不尽!
求助啊!!!!!! 求助啊!!!!!! 求助啊!!!!!! 求助啊!!!!!! 求助啊!!!!!! 求助啊!!!!!!
已退回
1
积分
回帖
(3)
birdinskydzfsy
2016-1-8 13:16:08
莫沉底 帮你顶
莫沉底 帮你顶
举报
南盗
2016-1-9 00:23:01
只用过xilinx的DDR的ip飘过,你仿真过吗?
只用过xilinx的DDR的ip飘过,你仿真过吗?
举报
南盗
2016-1-9 00:23:32
建议看一下UG,altera肯定有这个UG的,多分析,一般要仿真。
建议看一下UG,altera肯定有这个UG的,多分析,一般要仿真。
举报
更多回帖
rotate(-90deg);
回复
相关问答
请教个关于
ddr2
选型的问题
2018-01-31
4036
Altera
DDR2
IP
核
2015-11-01
8649
quartus ii 调用
DDR2
IP
核
时无法生成 ( 已经完成破解获得
ddr2
的license)
2017-02-07
7816
关于 quartus 生成
ddr2
控制器
ip
核
的问题
2017-09-07
4273
DDR2
ip
核
创建时,器件选型的问题
2017-09-19
2671
关于quartus新建
DDR2
的
IP
核问题。
2017-03-09
5653
DDR2
IP
核
输入时钟
2017-10-08
3594
DDR2
IP
核
输入时钟问题
2017-10-08
2976
FPGA引脚分配问题(
DDR2
控制器)
2012-06-19
4652
关于Quartus II无法生成
DDR2
的
IP
核
的问题
2016-04-27
10386
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分