威廉希尔官方网站 设计william hill官网
直播中

王元你好 

9年用户 54经验值
擅长:控制/MCU
私信 关注
[问答]

关于D触发器的问题

`如图所示,图中第一个触发器D接第二个触发器的非Q端,这个时序图,整不明白啊,我的看法是:当第一个时钟信号高电平来的时候,第一个触发器的输出状态Q是不能判断的啊,因为D接在第二个触发器的非Q端。求大佬指点一下 这个图,是如何工作的?




` 111.jpg 5.jpg

回帖(2)

晓晓江南

2019-1-16 11:50:36

最佳答案

可以判断,不过U1A与U2B的CLR端电平在S1未按下前不能确定,建议在CLR端接100K电阻到地。在S1未按下前,U1A与U2B处于清零状态,无论1CLK为高电平还是低电平,1Q=0,~2Q=1,在S1按下后,在1CLK=1时,因~2Q=1D=1,则1Q=1,随之2CLK=1,因2D=1,则~2Q=0,随之1D=0,这样在1CLK再次为高电平时,1Q始终为0,直到S1松开。
2 举报
  • 王元你好 : 这个我画他的时序图,卡住了,,U2B的非Q,接在U1A的D上,D是低电平,就是当脉冲来之后,U1A的Q的输出从高电平变为低电平,此时U2B的CLK变为低电平,看手册,CLK为低电平的时候,Q输出Q0,这个Q0是什么状态啊?
  • 晓晓江南 回复 王元你好 : 这个D触发器的触发条件为上升沿触发,即CLK从低电平到高电平触发,触发之前,D触发器的Q与~Q的状态分别为0,1,U2B的~Q=1,因接在U1A的D上,则D=1,而不是0,当脉冲到来后,U1A的Q从低电平变为高电平,此时U2B的CLK变为高电平,U1A的Q从低电平变为高电平。

王元你好 

2019-1-16 11:51:53

D触发器的问题

如图所示,图中第一个触发器D接第二个触发器的非Q端,这个时序图,整不明白啊,我的看法是:当第一个时钟信号高电平来的时候,第一个触发器的输出状态Q是不能判断的啊,因为D接在第二个触发器的非Q端。求大佬指点一下 这个图,是如何工作的?





举报

更多回帖

发帖
×
20
完善资料,
赚取积分