完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
最近的工作是将 C++ 的caffe框架移植到 FPGA平台上。
已经有相关算法的完整caffe框架,以及网络架构deploy.prototxt,训练好的模型VGG16.caffemodel。关于如何进行train test可以看一些开源教程自己试一试,或者请教公司的算法工程师。 使用VS2013已经完成了x86下程序的调试,效果图如下。 一个标准的Faster-rcnn算法,具体的算法请参考rbg大神的相关资源,github如下: https://github.com/rbgirshick/ 大神不光学术强,代码也写的溜,膜拜。 其中只在图中画了bbox,分类以及概率等信息没有用opencv在图上显示,先上sdsoc。 公司买的板卡还没有到,没有能直接使用sdsoc的板卡用于调试。 sdsoc直接能够直接支持的板卡如下图 其中上面的两个是之前为Z1所配置的板卡,z1也不支持!创建自定义平台可以去搜相关教程,自己看xilinx的文档的话,不知道要看到啥时候。 还是有些麻烦的,需要vivado配置一下硬件平台,petalinux搞一下软件平台,合在一起放到sdsoc中生成用户平台。 熟悉的路子再走一趟,这次为Z2配置平台。 自定义平台的配置总共分两步:配置硬件平台,配置软件平台。 教程如下: https://github.com/Xilinx/SDSoC-Tutorials/blob/master/platform-creation-tutorial/ 一 配置硬件平台。 https://github.com/Xilinx/SDSoC-Tutorials/blob/master/platform-creation-tutorial/Lab1-Creating-DSA-for-Zynq-7000-SoC-Processor-Design.md 教程说的很详细,一步一步来,注意FCLK0 不要选,clk0要设置 default。 |
|
相关推荐
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
1446 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1061 浏览 0 评论
2525 浏览 1 评论
2217 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2486 浏览 0 评论
1947 浏览 53 评论
6032 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 14:53 , Processed in 0.644682 second(s), Total 64, Slave 48 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号