韦东山Linux嵌入式课程社区
登录
直播中
刘馨
7年用户
294经验值
私信
关注
时钟体系疑问
开启该帖子的消息推送
韦东山
时钟
老师讲时钟体系时,
FCLK=400MHz,HCLK=100MHz,PLCK=50MHz,
为啥说FCLK:HCLK:PLCK=1:4:8,不是应该是400 : 100 : 50 = 8 : 4 : 1吗?
回帖
(1)
刘阳
2019-5-6 11:32:52
应该注意说的是频率还是周期吧
应该注意说的是频率还是周期吧
举报
更多回帖
rotate(-90deg);
回复
相关问答
韦东山
时钟
各行业对MCU的需求高,那么怎么挑选超低功耗MCU
2023-02-01
753
关于AD9640差分
时钟
、模拟输入与PCB布局的使用
疑问
求解
2023-12-22
689
裸机
时钟
设置中MPLLCON和CLKDIVN设置先后顺序不同导致结果
2019-04-15
2211
PSoC 5
体系
结构中是否存在
时钟
锁定?
2019-05-16
1557
请问AD9640是不是使用PLL类型的
时钟
发生器芯片带来的抖动误差会比较大?
2018-11-07
1207
什么是数据指标
体系
?如何设计指标
体系
?
2021-07-02
1980
什么是数据指标
体系
?如何设计指标
体系
2021-09-10
1456
xapp1064
时钟
反馈路径延迟问题
2019-07-29
1607
ARM
体系
的CPU
体系
下有几种工作模式
2021-03-12
2508
如何去实现STM32
时钟
源的设计呢
2021-11-24
597
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分