最后一页中的数字可能是您建议的舍入错误的结果。
在任何情况下,时钟向导都不能改变输入时钟的实际频率,因此只要频率比正确,并且报告的频率不超出VCO的范围,那么您的设计应按预期运行。
请注意,在将其实例化到设计中时,仍然必须应用自己的时序约束。
因此,您可以使用240 MHz,或将其定义为4.166 ns的周期。
我似乎记得在使用频率限制(如240 MHz)时,您可以在静态时序分析中遇到类似的舍入问题。
所以我通常会使用4.166 ns周期约束,即使它不准确。
- Gabor
在原帖中查看解决方案
最后一页中的数字可能是您建议的舍入错误的结果。
在任何情况下,时钟向导都不能改变输入时钟的实际频率,因此只要频率比正确,并且报告的频率不超出VCO的范围,那么您的设计应按预期运行。
请注意,在将其实例化到设计中时,仍然必须应用自己的时序约束。
因此,您可以使用240 MHz,或将其定义为4.166 ns的周期。
我似乎记得在使用频率限制(如240 MHz)时,您可以在静态时序分析中遇到类似的舍入问题。
所以我通常会使用4.166 ns周期约束,即使它不准确。
- Gabor
在原帖中查看解决方案
举报