请问如何在FPGA中实现DDR3 SDRAM功能？

我们只是实现了函数和接口序列，但内存空间非常小。
然后我们可以添加一些测试功能来验证另一个芯片中“DDR3PHY”侧的功能.DDR CK为800MHz，内部功能逻辑工作在200MHz。
我不确定这是否可行.....经验丰富的人请帮忙分析一下

嗨，
小内存密度似乎很好。
在这种情况下，您的IO应该以1600Mbps运行，并且您需要像DDR3芯片那样进行所有预取，地址解码。
请通过以下相关主题获取更多输入。
http://forums.xilinx.com/t5/New-Users-Forum/DDR3-DQ-Capture-using-FPGA/td-p/361259
问候，
Vanitha。
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉