深圳市航顺芯片技术研发有限公司
登录
直播中
王利祥
7年用户
1459经验值
私信
关注
[问答]
如何使用D触发器和异或门构建从0开始计数的模16加1计数器?
开启该帖子的消息推送
D触发器
如何使用D触发器和异或门构建从0开始计数的模16加1计数器?
回帖
(1)
王官君
2021-9-22 15:07:41
文章目录
1.设计异步模16加1计数器
2.设计4位移位器
3.超前进位16位ALU的设计
一、实验时间
二、实验内容
一、实验时间
2021年4月1日星期四,第五周
二、实验内容
1.设计异步模16加1计数器
基本功能:使用D触发器(dff元件)和异或门构建从0开始计数的模16加1计数器
对应的威廉希尔官方网站 图(这里已经实现了预置初值的功能)
拓展功能:
(1)实现模256加1计数器
(2)实现计数器预置初值的功能
这里复用了上面的模16加1计数器
这里异步触发器预置初值的功能是这样实现的:
(1)首先将CLR端调为0,将8个输出清零
(2)将CLR端置为1,并向D0-D8八个输入端输入要预设的初值
(3)设完初值之后,将D0-D8的输入全部置为0,之后按下脉冲键即可开始计数
2.设计4位移位器
基本功能:要求实现直送,左移和右移的功能
四位只实现逻辑移位的移位器
拓展功能:
(1)实现16位移位器
(2)实现补码算术移位的功能
3位逻辑移位移位器
可实现16位算术移位的移位器(补码移位),复用了上面的三位移位器
3.超前进位16位ALU的设计
使用74181和74182芯片设计一个具备超前进位能力的数据宽度为16位的多功能ALU,
能实现多种算术和逻辑运算。
注意:74181的正逻辑和负逻辑,以及管脚的取值
这里有一个不足的地方,因为硬件实验平台只有24个开关,但这里的输入超过24位了,因此上面这个图还需要优化,需要用寄存器先存某一路的数据,这里没有画出来
文章目录
1.设计异步模16加1计数器
2.设计4位移位器
3.超前进位16位ALU的设计
一、实验时间
二、实验内容
一、实验时间
2021年4月1日星期四,第五周
二、实验内容
1.设计异步模16加1计数器
基本功能:使用D触发器(dff元件)和异或门构建从0开始计数的模16加1计数器
对应的威廉希尔官方网站 图(这里已经实现了预置初值的功能)
拓展功能:
(1)实现模256加1计数器
(2)实现计数器预置初值的功能
这里复用了上面的模16加1计数器
这里异步触发器预置初值的功能是这样实现的:
(1)首先将CLR端调为0,将8个输出清零
(2)将CLR端置为1,并向D0-D8八个输入端输入要预设的初值
(3)设完初值之后,将D0-D8的输入全部置为0,之后按下脉冲键即可开始计数
2.设计4位移位器
基本功能:要求实现直送,左移和右移的功能
四位只实现逻辑移位的移位器
拓展功能:
(1)实现16位移位器
(2)实现补码算术移位的功能
3位逻辑移位移位器
可实现16位算术移位的移位器(补码移位),复用了上面的三位移位器
3.超前进位16位ALU的设计
使用74181和74182芯片设计一个具备超前进位能力的数据宽度为16位的多功能ALU,
能实现多种算术和逻辑运算。
注意:74181的正逻辑和负逻辑,以及管脚的取值
这里有一个不足的地方,因为硬件实验平台只有24个开关,但这里的输入超过24位了,因此上面这个图还需要优化,需要用寄存器先存某一路的数据,这里没有画出来
举报
更多回帖
rotate(-90deg);
回复
相关问答
D触发器
请问怎样去设计一个基于JK
触发器
的
模
8
加
1
计数器
2021-08-06
2393
怎么使用
D
触发器
设计
计数器
verilog
2019-02-14
4999
用
D
触发器
设计四位二进制
计数器
2020-04-20
13223
fpga
计数
延时该如何实现
2017-01-05
10340
【求大神帮忙,有偿】基于FPGA的选通脉冲
2015-03-27
2817
计数器
是什么?如何使用
计数器
2022-02-28
2302
时间
计数器
的计时问题
2017-12-08
7978
如何用VHDL语言设计的多功能可变
模
计数器
?
2021-05-06
1165
怎样通过ena使能端去控制
16
路
D
触发器
呢
2021-09-15
3086
为什么在设计中混合正负边缘
触发器
不起作用?
2019-06-20
1630
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分