完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
1个回答
|
|
1、输入和输出的压差
LDO的输入输出的压差是有要求的,如果太小会导致工作不正常。 AMS1117,在输入6.2V,输出5.0V(即:压差1.2V)时,输出纹波超过100mV。将输入提高到6.5V(即:压差提高到1.5V)后,输出纹波减小到20mV以内。可见,该型号对输出波形稳定的最小压差为1.5V。设计时应保证输入和输出的压差大于1.5V,这样才能保证获得较高质量的输出。 2、最小负载电流(Minimum Load Current) 有些LDO会对最小负载电流有要求。若实际应用中负载较轻,低于LDO的最小负载要求,可能会造成LDO的非正常工作。 LM1117-ADJ,输出1.26V给FPGA的核电压供电。在FPGA加载前,该电压输出可高至1.60V,在FPGA加载后才达到正常的1.26V。原因是LM1117-ADJ具有5mA的最小负载电流要求,FPGA在加载前其核电压几乎不消耗电流,达不到最小负载要求,从而导致输出异常。解决的方法是在LDO输出并上一个小于250Ω的电阻负载(对应5mA负载电流),以满足其最小负载电流的要求。 |
|
|
|
只有小组成员才能发言,加入小组>>
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-28 04:58 , Processed in 0.562578 second(s), Total 74, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号