关于2片AD9852同步工作

yb2012888

2012-4-18 11:07:36 2182 时钟

0 实现2片AD9852输出信号波形相位同步的关键是使他们工作在相同的系统时钟下，每个AD9852的系统时钟之间的相位误差最大不能超过1个周期。AD9852的系统时钟可由参考时钟直接提供，或将参考时钟通过内部的时钟倍频器放大而成。异步的更新时钟经过AD9852内部的边沿检测威廉希尔官方网站后与系统时钟同步，形成上升沿，触发内部控制寄存器更新内容。因此，要实现2片AD9852的同步，必须使其参考时钟与更新信号的上升沿同步。下面是确保2片AD9852同步工作需要注意的一些要点。　　参考时钟信号 AD9852的参考时钟有差分输入和单端输入2种形式，由于差分时钟在脉冲边沿具有更短的上升和下降时间以及最小的抖动率，可以有效地降低2片AD9852参考时钟间的相位误差，因此本系统采用了参考信号差分输入的方式。对于差分输入方式，输入端信号可以是方波或正弦波，推荐使用MAXIM公司的MAX9371，他可以将普通时钟信号转化成系统所需的差分时钟信号。为了实现参考时钟同步，令2片AD9852合用一个晶振，晶振输出的信号先分别传给两个差分时钟生成器，经过转化后输入2片AD9852。为了使每片AD9852参考时钟信号在传输过程中的延迟时间一致，PCB布线时必须确保时钟信号走线距离相同。　　更新时钟信号在对AD9852进行编程时，串行输入的数据被缓存在内部的I/O缓冲寄存器中，不会影响到AD9852的工作状态；在更新时钟信号的上升沿到来后，触发I/O缓冲寄存器把数据传送给内部控制寄存器，这时才能完成相应功能，实现对输出信号的控制。更新时钟信号的产生有2种方式，一种是由AD9852芯片内部自动产生，用户可以对更新时钟的频率进行编程来产生固定周期的内部更新时钟；另一种是由用户提供外部更新时钟，此时AD9852I/OUD引脚为输入引脚，由外部控制器提供信号。要实现2片AD9852同步，必须确保他们的更新时钟信号的上升沿同时来临，因此系统采取外部时钟更新的方式。使用DSP的一个I/O端口与AD9852的I/O UD相连接，可以通过软件的方式实现对更新时钟信号上升沿的精确控制。对外部更新时钟信号的布线要求同参考时钟一样。　　参考时钟倍频器 AD9852的工作时钟高达300 MHz，为了降低时钟信号的干扰，系统应采用低频时钟信号源，然后通过AD9852片内的参考时钟倍频器，对外部参考时钟实现4~20倍频。参考时钟倍频器的锁相环威廉希尔官方网站有2个工作状态：锁定状态和获得锁定状态。在锁定状态，系统时钟信号和参考时钟信号可以保持同步。但当给AD9852发送控制指令时，在其参考时钟倍频器工作后的短暂时间内，锁相环不能立刻锁定，仍然工作在获得锁定状态。而此时传送到AD9852相位累加器的系统时钟周期的个数是不可控的，这可能导致2片AD9852的输出信号之间相位不同步，因此系统初始化以后，一定要先确保锁相环进入锁定状态，然后才能更新AD9852内部的各种控制字。AD9852片内锁相环锁定的典型时间约为400μｓ，建议至少留出1 ms时间使锁相环进入锁定状态。 (本文由Cogo商城-IC元器件在线采购平台搜集整理，浏览http://www.cogobuy.com/product/2-1-1-1.html 了解更多详细信息) 0
2012-4-18 11:07:36　　评论淘帖0 举报相关推荐 • 多片ad9852/9854同步的时序问题 1047 • ad9852应用 79 • AD9852中文资料,AD9852数据手册 312 • AD9852参考代码 16 • 基于AD9852的基准源设计 1690 • AD9852原理图（很清晰） 41 • 基于AD9852/PCB时钟合成器的参考设计 5 • AD9854/AD9852评估板说明 15 • AD9852评估板原理图 18 • AD9852 pdf datasheet (CMOS 300 57