[资料]

FPGA内部AD多通道采样实验设计与实现

2022-7-15 18:18:37 7004 FPGA开发板 AD采样 ADC芯片

0 1、FPGA内部AD多通道采样实验设计与实现编写程序，使用Anlogic 自带的ADC进行四通道数据轮询采集，同时介绍TD软件IP核的用法。本实验设计使用FPGA自带的12位串行AD芯片工作，将直流模拟信号转化为数字信号。 ADC分辨率为12bit,8个通道，采样率最大为1MSPS，如果4个通道工作，每通道最大采样率250KSPS。ADC 需要3.3V 模拟工作电压和模拟地以及一个独立的VREF 电压输入。8个模拟通道输入和用户IO 复用，用户实际可用通道数随芯片封装而异，当用户不需要ADC 时可以用作普通用户IO。采样时序如图3.1所示,每16个ADC时钟周期完成一次采样，输出一个EOC信号，ADC的驱动时钟最高16MHz，最高采样率1MSPS，EOC的时钟频率也即是最高1MSPS。原作者：语雀 3 【安路 EG4S20 版本】综合性实验设计与实现：实验13 FPGA内部AD多通道采样实验.pdf.pdf 712.92 KB , 下载次数: 8
举报淘帖0 只看该作者最近下载过的用户(8) 相关推荐 • 基于FPGA开发板的矩阵键盘实验设计与实现 11206 • 基于STM32CubeMX (HAL库) 的点灯和串口通信实验设计实现 1048 • 基于STM32Cube的ADC多通道采样 1075 • STM32多通道DMA—ADC采样精选资料推荐 1204 • 利用DAQ进行采集时，单通道多采样的原理是什么？ 4403 • 高功率微波测量系统——实现Pico示波器多台多通道同步采样 1548 • 基于FPGA的多通道综合测试系统设计 3136 • 关于ad的多通道采样 2466 • 基于LabVIEW的虚拟示波器仿真实验设计 11329 • 基于FPGA多通道采样系统设计资料 3633