FPGA|CPLD|ASICwilliam hill官网
登录
直播中
光脚丫
12年用户
3经验值
私信
关注
[问答]
基于vhdl语言(15,7)bch码编译码器程序设计
开启该帖子的消息推送
译码器
对不同的设计方法进行分析和比较,选择优化的设计方法,
利用VHDL分别设计(15,7)BCH码的编码器和译码器,并
能够对两部分进行单独
仿真
调试,实现其相应的功能。
更多回帖
rotate(-90deg);
回复
相关问答
译码器
怎么实现DTMB标准
BCH
译码器
设计?
2021-05-25
1143
怎么实现
BCH
译码器
的FPGA硬件设计?
2021-06-15
964
如何利用
VHDL
实现线性分组
码
编译码器
的设计?
2021-04-28
730
急求基于FPGA的Turbo
码
编译码器
各模块实现的
VHDL
或verilog HDL
程序
2015-06-08
2791
怎么实现RS
编译码器
的设计?
2021-06-21
1814
突发通信中的Turbo
码
编译码
算法的FPGA实现
2021-05-07
1117
如何设计基于FPGA的卷积
码
编译码器
?
2019-10-14
992
如何利用FPGA设计Viterbi
译码器
?
2019-08-15
1338
大围数QC_LDPC
码
的
译码器
该怎么设计?
2019-09-30
1420
基于FPGA的RS
码
译码器
该怎么设计?
2019-09-26
1698
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分