[问答]

ad9689配置完成后FPGA内部的SYNC无法拉高怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 如题，ad9689的型号是2.6G，按照文档81页的配置方式将AD9689配置完成，读取0x056f检测AD的PLL锁定，工作的采样率为2.2G，给AD的输入时钟是2.2G，给FPGA的refclk为275Mhz,glbclk也是275MHZ,线速率为11G，配置完成后FPGA内部的SYNC无法拉高，查看204B的物理核接收的数据，非常乱，求教各位大神，出现这种情况是什么原因，有没有那个大神调试中也遇到过这种问题，怎么解决的，谢谢！！！！ 0
2023-12-6 06:52:08　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答最强海贼王该类别下有 26 个回答。邀请回答举报英雄孤寂相关推荐 • AD9689为什么无法与fpga同步？ 3502 • ad9164偶尔sync无法拉高怎么解决？ 423 • AD9689在DDC解析时的多硫磷同步化与什么有关? 241 • 请问如何正确配置AD9689来实现时间戳模式？ 313 • AD9163配置后SYNC无拉高怎么解决？ 441 • AD9689芯片DDC抽取滤波器进行多芯片同步时使用什么信号进行复位同步？ 260 • 请问AD9689中的可编程FIR滤波器起什么作用？ 384 • AD5174板子上电后SDO一直输出低电平是为什么？ 228 • proteus 封装完成后 2994 • 用cubemx生成stm32f103的代码电平无法拉高拉低 3521