AD9653连接FPGA，数字输出根据ANSI-644标准连接到2.5v的bank，时钟输入以及数字输出应该连接到多少v的bank？

请问，AD9653(4通道，16位串行LVDS 1.8v模数转换器)连接FPGA，数字输出（D0±x、D1±x）根据ANSI-644标准连接到2.5v的bank，时钟输入（CLK+、CLK-）以及数字输出（DCO+DCO-FCO+FCO-）应该连接到多少v的bank？