完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你没有。
VCCO银行的重点是它是为I / O供电的电压。 如果VCCO = 2.5V,则只能使用2.5V输出标准。 从2.5V输出获得3.3V的唯一方法是使用外部电平转换器(在FPGA和需要3.3V信号的器件之间)。 Avrum 在原帖中查看解决方案 |
|
|
|
你没有。
VCCO银行的重点是它是为I / O供电的电压。 如果VCCO = 2.5V,则只能使用2.5V输出标准。 从2.5V输出获得3.3V的唯一方法是使用外部电平转换器(在FPGA和需要3.3V信号的器件之间)。 Avrum |
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1269浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 06:48 , Processed in 1.151487 second(s), Total 50, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号