赛灵思
直播中

文汝寒

7年用户 228经验值
私信 关注
[问答]

请问ML507板上可以为J6连接器设置GPIO信号I / O标准至LVCMOS 1.8v吗？

嗨，
我有一个Xilinx ML507开发板，我想编程FPGA引脚H33，它对应ML507开发板上的扩展连接器J6引脚2到LVCMOS 1.8v。
如果我阅读ML507用户指南的第23页，它会提到这些信号的Vccio可以设置为2.5v或3.3v。
在ISE 10.1软件中，使用平面布局I / O编辑器，我可以将信令标准设置为LVCMOS 1.8v。
我不想因为无意中将ML507板上的2.5v或3.3v信号发送到FPGA芯片而意外地炸掉我的Virtex-5 FPGA，因为我将FPGA IO设置更改为1.8v，或者损坏了ti OMAP 3530
处理器，我要将gpio信号输出连接到（1.8v输入）。
有人可以告诉我应该做什么，如果有可能让ML507上的J6引脚2输出1.8v的信号而不使用电平转换器，只需将FPGA GPIO信号I / O标准设置为LVCMOS即可
1.8V？
最好的祝福，
埃尔维斯·道森

回帖（5）

李森

2019-8-22 10:07:36
IO的电气特性主要由VCCO电压电平决定。
IO配置位仅对输出缓冲区和输入缓冲区进行微调，以符合特定的IO标准要求。
IO配置位不能改变最大高电压，因为这将由VCCO决定。
一句话：没有你不能从没有外部元件的2.5V VCCO的银行获得1.8V输出。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com
在原帖中查看解决方案
举报

杨玲

2019-8-22 10:13:51
所有LVCMOS标准都高达该银行的Vcco。
如果银行Vcco连接到
无论IOSTANDARD的.ucf文件设置如何，2.5V，Voh都将非常接近2.5V。
该
多个CMOS标准的真正原因并不是以某种方式切换输出电压
驱动程序，但要使时序与该Vcco设备的实际性能相匹配
级别，并允许工具检查银行内不兼容的IOSTANDARD混合。
如果找不到将银行的Vcco连接到1.8V的方法，则需要使用电平转换器
对于较慢的信号，您可能会使用开漏输出并拉动信号
高达1.8V
HTH，
的Gabor
- Gabor
举报

李森

2019-8-22 10:24:30
IO的电气特性主要由VCCO电压电平决定。
IO配置位仅对输出缓冲区和输入缓冲区进行微调，以符合特定的IO标准要求。
IO配置位不能改变最大高电压，因为这将由VCCO决定。
一句话：没有你不能从没有外部元件的2.5V VCCO的银行获得1.8V输出。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com
举报

李常杰

2019-8-22 10:35:33
如果我要开发定制FPGA板，我该怎么做才能让GPIO bank在1.8v下运行？
在ML507板上，我应该进行哪些子系统或威廉希尔官方网站 修改，使其在1.8v，2.5v，3.3v和5v之间可以切换？
举报

更多回帖

5 0 0

相关问答

FPGA
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分