完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我不知道如何在Spartan S3E板上的J1和J2连接器上寻址四个输入/输出引脚。
我想用C编写一个简单的程序（在MicroBlaze中运行），查看输入行上的逻辑电平（进入J2连接器），然后在输出行上设置逻辑电平（走出J1连接器） ）。 这应该是世界上最容易做到的事情之一：如果我使用的是真正的微处理器，那么写我的时间不到5分钟。 但我已经花了5天的时间在MicroBlaze中尝试这样做。 对我来说，做这么简单的事情应该不难，所以我非常感谢你的帮助。谢谢。 
0
|
|
相关推荐
4个回答
|
|
|
嗨，
- 找到连接到J1和J2的FPGA上的引脚，应该在威廉希尔官方网站 板的手册中。 - 添加GPIO外设以读取和写入这些引脚 - 确保来自GPIO的信号连接到正确的FPGA引脚，这可以在system.ucf文件中完成。 - 编写读取和写入GPIO外设的C代码。 戈兰 |
|
|
|
|
|
谢谢，Goran。我已经找到了UCF文件并写了UCF文件：
＃这四个连接与Hirose FX2连接器（J3）和调试端口着陆垫（J6）共享 NET“FX2_IO”LOC =“B4”| IOSTANDARD = LVCMOS33 | ; NET“FX2_IO”LOC =“A4”| IOSTANDARD = LVCMOS33 | ; NET“FX2_IO”LOC =“D5”| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8; NET“FX2_IO”LOC =“C5”| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8; 什么是C代码的语法来查看接收器1和2中的接收逻辑电平，并将引脚1和2上的输出逻辑电平设置为发送？ 史蒂芬 kartys@cox.net |
|
|
|
|
|
在这里，您将找到一个可以读取和写入GPIO的小型c程序.http：//svenand.blogdrive.com/archive/53.htmlSven
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1288浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1790
评论
淘帖
1541
