TC3XX的SPI模式3（clock polarity = 1；clock phase=1）的CLK初始状态问题怎么解决？

425 SPI Module

问答对人有帮助，内容完整，我也想知道答案 0 我按照官网提供的SPI例程，先初始化Module，然后在Channel初始化时，将SPI模式配置为3（clock polarity = 1；clock phase=1）。但是此时CLK的状态仍然为低电平，只有当发送一帧数据后，CLK状态才能够变成高电平。这样的话第一帧的CLK就少了一个下降边沿，导致数据读取异常。请问该问题该该怎解决！请大佬们不吝赐教！ 0 本主题由 Harmony技术专家于 2024-2-18 15:41 审核通过
2024-2-18 07:09:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 谢新貌该类别下有 43 个回答。邀请回答新星之火12138 该类别下有 39 个回答。邀请回答 911119qianhao 该类别下有 35 个回答。邀请回答 hgimtk 该类别下有 32 个回答。邀请回答 wang21cj 该类别下有 31 个回答。邀请回答独孤辉二该类别下有 27 个回答。邀请回答 wuli北该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答牛牛爱吃草该类别下有 24 个回答。邀请回答修罗君该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答 horayte 该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答 butterflydw 该类别下有 24 个回答。邀请回答 hy381 该类别下有 24 个回答。邀请回答周鹏生该类别下有 24 个回答。邀请回答名士流该类别下有 23 个回答。邀请回答大洼球王该类别下有 23 个回答。邀请回答蔡甸一角该类别下有 23 个回答。邀请回答 32949523596693 该类别下有 23 个回答。邀请回答 hisysteeoke 该类别下有 23 个回答。邀请回答 kmno4 该类别下有 22 个回答。邀请回答洒下墨色该类别下有 22 个回答。邀请回答举报刘埃生相关推荐 • TC3XX系列IOM模块ECMSELR寄存器中的CTS和CES有什么区别？ 191 • 在TC3XX系列中，safety manual中写着DTSCLIM和PMS-DTSLIM之间的差距大于9摄氏度，为什么？ 437 • Pflash恢复保护命令最终会在Aurix TC3xx控制器上重置目标是为什么？ 388 • 使用DM642的mcbsp接口与SPI设备通讯，以查询的方式接收数据时SPI_CLK上没有信号，该怎么解决这个问题？ 2738 • TC3xx psi5无法接收EVAL_PASCO2_SENSOR电流信号并发送电压同步脉冲是为什么？ 0 • aurix的TC397的上电时序要求是怎样的呢？ 476 • 想调用一下vivado里IP核的clock wizard模块，输入时钟为50M，输出为25M。 22197 • 求助，如何移植CCP/XCP协议到TC3XX？ 487 • TC275HSM能支持SecOC中的密钥刷新机制吗？ 628 • 如何在TC397上从DMA暂停状态恢复GETH RX DMA？ 252 2个回答

答案对人有帮助，有参考价值 0 应该是配置问题，查看一下PORT配置和SPI CLK的空闲状态是高还是低

2024-2-18 15:28:42 评论举报冯超

答案对人有帮助，有参考价值 0 问题可能是由于时钟模式配置错误导致的。SPI时钟模式有四种，分别是模式0、模式1、模式2和模式3，其中模式3的时钟极性（clock polarity）为1，时钟相位（clock phase）为1。在SPI初始化时，你可以按照以下步骤进行配置： 1. 禁用SPI模块：`SPIx_CR1 &= ~SPI_CR1_SPE;` 2. 配置时钟极性和相位：`SPIx_CR1 \|= SPI_CR1_CPOL \| SPI_CR1_CPHA;` 3. 使能SPI模块：`SPIx_CR1 \|= SPI_CR1_SPE;` 在完成SPI初始化后，应该可以正确设置时钟的初始状态。如果CLK的状态仍然不正确，可能是硬件问题或者其他的配置错误。你可以检查以下几点： 1. 确保正确连接了SPI设备和主控制器。检查时钟和数据线的接线是否正确。 2. 检查SPI的时钟源是否正确配置。有些MCU支持多个时钟源，确保选择了正确的时钟源。 3. 检查SPI的时钟分频系数是否正确配置。时钟分频系数是指SPI时钟频率与主控制器时钟频率的比例关系，确保选择了正确的分频系数。如果经过以上检查仍然无法解决问题，建议参考MCU的技术手册或咨询MCU厂商的技术支持，他们可以提供更具体的帮助和支持。

2024-2-18 15:55:16 评论举报 jsqueh