[资料]

PCB设计中如何防止静电放电

头像被屏蔽

2013-1-29 10:38:41 3755 静电放电

0 PCB设计中如何防止静电放电我们的手都曾有过静电放电(ESD)的体验，即使只是从地毯上走过然后触摸某些金属部件也会在瞬间释放积累起来的静电。我们许多人都曾抱怨在实验室中使用导电毯、ESD静电腕带和其它要求来满足工业ESD标准。我们中也有不少人曾经因为粗心大意使用未受保护的威廉希尔官方网站而损毁昂贵的电子元件。对某些人来说ESD是一种挑战，因为需要在处理和组装未受保护的电子元件时不能造成任何损坏。这是一种威廉希尔官方网站设计挑战，因为需要保证系统承受住ESD的冲击，之后仍能正常工作，更好的情况是经过ESD事件后不发生用户可觉察的故障。与人们的常识相反，设计人员完全可以让系统在经过ESD事件后不发生故障并仍能继续运行。将这个目标谨记在心，下面让我们更好地理解ESD冲击时到底发生了什么，然后介绍如何设计正确的系统架构来应对ESD。简单模型将一个电容充电到高电压(一般是2kV至8kV)，然后通过闭合开关将电荷释放进准备承受ESD冲击的“受损”器件(图1)。电荷的极性可以是正也可以是负，因此必须同时处理好正负ESD两种情况。受损威廉希尔官方网站不同，对正负冲击的敏感性可能也有很大的不同，因此你需要同时处理好正负冲击。人体模型(HMB)和机器模型(MM)这两种最常见模型之间的区别主要在于串联电阻。人体模型的导电性没有金属那么好。防止过压损坏的最佳保护措施是用非线性威廉希尔官方网站进行限压或钳位(图2)。最常用的是专门的二极管，当它们在前向偏置或处于齐纳击穿区时具有很低的阻抗。引入限压器可以快速引起某些别的事件，因为通过电容放电会有大的浪涌电流经过限压器。具体取决于随后路径的总阻抗，浪涌电流可以达到几个安培。在为芯片设计I/O单元时，经常看到4A至16A的浪涌电流进入器件。处理如此巨大的瞬态浪涌电流已经成为ESD设计中的大问题。限制电压还算比较容易，但形成的电流可能使系统中其它地方的威廉希尔官方网站和地发生逆转。被限压器强制导入地的电流将在系统的那个节点中产生感应性振铃现象(图3)。电源通常沿着地线传播，并且是电源去耦电容的函数，因此系统核心仍能正常工作。不过连到威廉希尔官方网站板上的控制线可能出现混乱，因为它们是相对板外的地而建立的。结果可能在某个位置发生ESD事件，并致使威廉希尔官方网站板上的某个输入端看起来出现故障。 0
举报淘帖0 只看该作者相关推荐 • PCB 如何设计防静电？一文带你读懂 1448 • PCB防静电设计的必要性 541 • PCB防静电设计的必要性 1699 • PCB威廉希尔官方网站设计中如何防止静电放电？ 1857 • 运放电路PCB设计技巧盘点 1819 • PCB设计之电容 3343 • 系统层级静电放电与芯片层级静电放电有什么差异 1989 • 安森美半导体探讨如何防止静电放电 2342 • PCB设计技术的三种效应 2050 • PCB设计中的防静电放电方法 5145 2条评论发表评论只看该作者