FPGA|CPLD|ASICwilliam hill官网
直播中

王彦超

12年用户 24经验值
擅长:EDA/IC设计
私信 关注
[问答]

ISE 综合 显示 No path found

以下是小弟的一段代码,使用ISE综合时,总是显示下面的结果:
   Minimum period: No path found
   Minimum input arrival time before clock: No path found
   Maximum output required time after clock: No path found
   Maximum combinational path delay: No path found

跪求高手指点一二

附上源代码:
module get_mv#(parameter WIDTH = 16)(
   input clk,
   input rst_n,
   input [3:0] md,
   input finished,
   input N,
   input [7:0] can,
   input [7:0] can2,
   input [7:0] can3,
   input [7:0] can4,
   input [7:0] temp_bp,
   input [WIDTH-1:0] coorda,
   input [WIDTH-1:0] coordb,
   input [WIDTH-1:0] coordc,
   input [WIDTH-1:0] coordd,
   
   output reg mfinished,
   output reg [WIDTH-1:0] bmv0,
   output reg [WIDTH-1:0] bmv1,
   output reg [WIDTH-1:0] bmv2,
   output reg [WIDTH-1:0] bmv3,
   output reg [3:0] bmode
   );
always@(posedge clk)
begin
if(!rst_n)begin
  bmv0<=0;bmv1<=0;bmv2<=0;bmv3<=0;
end
else if(((md==`P_16x16)&&(N==4)&&(can==4))||
   ((md==`P_16x8)&&(N==4)&&(can==4))||
   ((md==`P_8x16)&&(N==2)&(can==4))||
   ((md==`P_8x8)&&(N==2)&&(can==4)))begin
  if(temp_bp==1)begin
   bmv0<={((coorda[15:8]+8'b00000011)<<2)-8'b00111110-8'b00000100,((coorda[7:0]+8'b00000011)<<2)-8'b00111110-8'b00000100};
  end
end
end
endmodule

回帖(2)

雪原

2013-5-7 12:19:11
不是代码问题,好像是综合时序约束没有填写
举报

王彦超

2013-5-7 16:50:47
引用: cleusewitz 发表于 2013-5-7 12:19
不是代码问题,好像是综合时序约束没有填写

谢谢啦,不过以前还没弄过时序约束
举报

更多回帖

发帖
×
20
完善资料,
赚取积分