FPGA|CPLD|ASICwilliam hill官网
直播中

李辉

11年用户 11经验值
擅长:可编程逻辑
私信 关注
[问答]

DCM产生时钟的边缘过冲~~

求助大神们,由晶振产生的30Mhz时钟使用DCM输出108Mhz时钟,用示波器检测输出波形,周期没问题,但是上升和下降边缘都有很大的过冲,幅值占到脉冲本身的50%,请问下有什么办法能消除呢?

更多回帖

发帖
×
20
完善资料,
赚取积分