FPGA|CPLD|ASICwilliam hill官网
登录
直播中
李辉
11年用户
11经验值
擅长:可编程逻辑
私信
关注
[问答]
DCM产生时钟的边缘过冲~~
开启该帖子的消息推送
时钟
求助大神们,由晶振产生的30Mhz时钟使用DCM输出108Mhz时钟,用示波器检测输出波形,周期没问题,但是上升和下降边缘都有很大的过冲,幅值占到脉冲本身的50%,请问下有什么办法能消除呢?
更多回帖
rotate(-90deg);
回复
相关问答
时钟
什么是
过
冲
?怎么解决
过
冲
?
2021-06-18
4410
ADF4158锯齿波调制时的“
过
冲
”现象 请问
产生
此种现象的原因是什么?
2018-08-08
4310
24MHz系统
时钟
如何
产生
2MHz
时钟
2020-05-28
2256
如何使用V5
DCM
生成低速
时钟
2020-06-15
1153
FPGA设计运行从49.875切换到41.56 MHz时PLL或
DCM
会
产生
主
时钟
2019-07-16
1001
Spartan 6级联
DCM
/ PLL的视频
时钟
抖动性能是多少?
2019-07-23
2084
Spartan 6
DCM
LOCKED没有输出
时钟
2019-07-26
2527
请问在使用宽带放大器放大时如何减少放大信号的反向
过
冲
?
2018-08-24
3215
MOS管开关时
过
冲
很大该如何消除?
2019-05-14
24967
AD8336负
过
冲
怎么消除?
2023-11-17
287
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分