示波器时基采样部分设计

   对于高采样率的示波器采样部分设计，本设计5G采样率的示波器，采用的AD芯片是e2v8A160Q,这块芯片共有4个核，每个核的采样率是1.25GHz,所以我们采用的是将1.25GHz移相的方法，将4个核拼接起来，组成了5GHz的采样率。
  在进行设计之前，有几个概念要说清楚，示波器是有两个采样率的，一个是AD采样率，一个是液晶显示采样率。比方说我们采用的是800*600的液晶进行显示，如果说水平方向一共有16格的话，那每个格子一共有50个像素点，则液晶显示采样率就是=50/时基档位，而AD采样率=50*M*N/时基档位  
其中M代表的是硬件抽点，N代表的是软件抽点。
  当液晶显示采样率要大于AD采样率的时候，我们就要进行插值。
  当液晶显示采样率要小于AD采样率的时候，我们就要进行抽点。具体插值和抽点的概念这里就不再重复了。
对于抽点这里有几点要进行强调的：一共要进行3次抽点，分别为数据流抽点，硬件抽点，软件抽点
  所谓数据流抽点，指的是将输出的16路信号有选择性的选择路数，达到抽点的效果。
  所谓硬件抽点指的是再存入FIFO之前进行的抽点，我们采用的方法是控制FIFO的写使能端比方说M抽1的话，我们就用一个计数器计数，当到达M值就打开写使能，通过这个方式实现硬件抽点。
  而软件抽点指的是通过DSP送来一个查询信号，检测FIFO是否读满，如果读满，将FIFP数据读出，然后根据N值进行再抽点，存入DSP中，由于DSP中容量有限，一般只存入25个点。但与硬件抽点不同的是，其它的点数据不会丢弃掉，这样的话，我们在示波器上就可以将波形展开观察了。
  根据示波器的时基表，我们来举几个例子，具体说说如何抽点的，比方说我们要进行数据流4抽点，硬件分别进行1,2,5,10,20抽点
数据流4抽点的话，我们可以选择16路信号中的ALL，ALH，AHL，AHH，四路信号，这样就已经完成了4路抽点，硬件1抽点就全部存入FIFO中
硬件2抽的话，选择ALL，AHL两路存入，就实现了2抽。  对于硬件5抽点，选择四路数据，分别延迟一个时钟信号进行存储就实现了5抽点。对于10抽的话，我们选择ALL，AHL两路，然后设置一个计数器，当计数器cnt=5的时候，将FIFO1写使能打开，当计数器cnt=10的时候，将FIFO2写使能打开。这样就实现了10抽。