一直纠结于怎样给PL提供时钟，zynq开发不同于一般的
FPGA开发。其中时钟和复位问题就是相当重要的问题，有两种方式可以为PL部分提供时钟和复位：1、PS部分可以产生四个毫无关系的输出时钟和复位信号，这些信号可以供PL使用
2、直接从PL的管脚输入时钟信号和复位信号
第二种方法中时钟信号和复位信号的使用方法和一般FPGA开发中使用的时钟和复位信号的使用方法差不多，
但是当我在使用第一种方法方法的时候，尝试使用PS输出的一个时钟作为PL的输入时钟，待ps block生成顶层文件后，再编写自己的HDL代码，然后新建顶层文件，在该顶层文件中例化所有相关的信号，这其中包括最重要的PS部分产生的时钟。但是在generate bitstream的时候失败了！！！！！由于没用过zynq之类的片子，希望大神帮忙指点一下怎样正确使用PS产生的时钟作为PL的输入时钟！！！不胜感激~~~~
举报
