在线问答
直播中

mhp0114

10年用户 193经验值
擅长:可编程逻辑
私信 关注

【OK210试用体验】好好学A8——硬件篇(一)

本帖最后由 mhp0114 于 2015-8-17 20:45 编辑

S5PV210静静学习之硬件篇(一)

花了些时间,对照210的手册和开发板的原理图,加上一些要用到的工具—万用表、放大镜等。研究学习了下OK210开发板的硬件威廉希尔官方网站

在学习一款芯片时个人认为对芯片的了解是非常重要也是必要的,我看到有些人连芯片的结构、资源、特殊管脚等不清楚,或者至少是没有一个宏观的了解,就在那边敲代码,结果代码很多地方有问题,还百思不得其解。写程序是必要的,他可以让你更了解这块芯片的性能,因此会有很多开发板让我们去选择学习。但写程序不是第一步,不管你跑系统也好,裸跑也好,如果对这块芯片大概的资源什么的都不清楚,就不要急着去码代码

S5PV210对我来说也很陌生,A8内核也是如此,我也没做过与系统相关的东西。所以我觉得更加有必要去花时间去看手册,对照下OK210开发板的威廉希尔官方网站 设计,学习学习人家的设计思路。

大部分ARM芯片的手册都会在开头有一个大概的对芯片的介绍,S5PV210也不例外。
下面对210来一个大致的了解,至少对我们要用到的做个了解:

S5PV210 is a 32bit RISC costeffective, low power, and high performance microprocessor solution for mobile phones and general applications. It integrates the ARM Cortex-A8 core, which implements the ARM architecture V7-A with supporting peripherals.
看下这段话,并不要逐字逐句去翻译,看到关键词:32位、低功耗高性能、A8内核、ARMv7架构。从这些词中我们可以知道210是一款搭载ARMv7架构下的A8内核的32位控制器。
另外S5PV210还有诸如主频可到1GHz,拥有64K ROM128K RAM等特点,可从手册中查到。

To provide optimized Hardware (H/W) performance for the 3G and 3.5G communication services, S5PV210 adopts 64-bit internal bus architecture. This includes many powerful hardware accelerators for tasks such as motion video processing, display control, and scaling. Integrated Multi Format Codec (MFC) supports encoding and decoding of MPEG-1/2/4, H.263, and H.264, and decoding of VC1 and Divx. This hardware accelerator (MFC) supports real-time video conferencing and Analog TV out, HDMI for NTSC, and PAL mode.
这段话的大致就是介绍210这款芯片在通讯、媒体上的硬件支持的优势。例如3G3.5G通讯服务,视频音频、图像的硬件加速器。这些东西我是从来没有去调试过用过,所以其实对这些也不是很清楚,今后慢慢学习。

S5PV210 has an interface to external memory that is capable of sustaining heavy memory bandwidths required in high-end communication services. The memory system has Flash/ ROM external memory ports for parallel access and DRAM port to meet high bandwidths.
DRAM controller supports LPDDR1 (mobile DDR), DDR2, or LPDDR2.Flash/ ROM port supports NAND Flash, NOR-Flash,OneNAND, SRAM, and ROM type external memory.
S5PV210芯片集成的外部存储器接口,这个是非常重要的,大家都知道,这个是挂DRAMFlashDRAM接口可配置为支持LPDDR1(Mobile DDR)DDR2LPDDR2,而Flash/ROM接口支持NOR-FlashNAND-FlashOneNANDSRAMROM类型的外设。
那具体怎么挂,对应的哪些地址是SDRAM可用的,哪些地址对用Nand Flash。这些都要清楚,否则,我们调试和设计板子时会一头雾水甚至出现错误,造成严重后果。
210的板子上,我们挂了四颗16位宽的128MBDDR2(共计512MB)和18位位宽的1GBNandFlash。其中DDR2跑程序,Nand当硬盘,并用以从Nand启动整个系统。

这里我们着重讲一下,如果有错大家不吝指出。

DRAM控制器:
S5PV210 has two independent DRAM Controllers and Ports, namely, DMC0 and DMC1。可知道210拥有两个独立的DRAM控制器,分别是DMC0DMC1.
这两个独立控制器有一些特性如下(节选):
[size=10.5000pt]1、Supports up to two external chip selects and 1/2/4/8 banks per one chip。每个控制器可用挂两颗DRAM
[size=10.5000pt]2、Supports 128 Mb, 256 Mb, 512 Mb, 1 Gb, 2 Gb and 4 Gb density Memory Devices。可用挂载的DRAM是有大小要求的,最大不能超过4Gb512MB)。
[size=10.5000pt]3、Supports 16/ 32-bit wide memory data widthDRAM的位宽可以是16或者32位。
以上几个点比较重要,对于我们学习或者设计板子都要参照这里。
OK210开发板板上挂了4DRAMDMC0DMC1上分别挂两颗,而每颗DRAM的位宽为16位,大小为128MB4颗总计512MB

draMaddr.jpg
图1

如上图1所示为DRAM控制器的地址空间,每个控制器的地址空间都是512MB所以说如果DRAM控制器“力所能及”512MB。此处我们用了每个的128M地址空间。

x1.jpg
图2
x2.jpg
图3

2和图3所示,为两颗16位宽的DDR2,挂在DMC1上,地址线、片选、时钟等共用,数据线0-15用于第一片DDR2,1631用于第二片,并联成32位宽。

x3.jpg
图4
x4.jpg
图5

4和图5所示,为两颗16位宽的DDR2,挂在DMC2上,地址线、片选、时钟等共用,数据线0-15用于第一片DDR2,1631用于第二片,并联成32位宽。

未完待续,NAND控制器、还有一些外设的简单介绍。

回帖(1)

HelloWii

2015-8-25 13:20:26
我只是静静的看一下,不说话。。。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分