[问答]

求大神帮忙改下HDB3编译码程序testbench文件激励部分

2653

问答对人有帮助，内容完整，我也想知道答案 0 在做HDB3编译码的程序，程序编译没有报错。quartus自动生成了测试文件，但刚接触FPGA不久激励部分的程序不知道怎么改，求大神帮忙看下测试文件怎么改，谢谢。附HDB3编码程序： --HDB3编码 --输入2.048Mb/s数据流 --占空比为50%的取样时钟 --输出为两路双极性数据流 library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std; use ieee.std_logic_arith; entity HDB3 is port(clkin:in std_logic; datain:in std_logic; dataouthh:outstd_logic; dataouthl:out std_logic; clkout:outstd_logic); end HDB3; architecture behavior of HDB3 is begin process(clkin) variable count0,count1,count2:integer:=0 ; variable county:boolean; variable temp:std_logic_vector(3 downto 0); begin if clkin'event and clkin='0' then if datain='1' then--输入为1时处理4位寄存器 count0:=0; temp(0):=datain; count1:=count1+1; if temp(3)='0' then--首位0 处理输出 dataouthh<='0'; dataouthl<='0'; else if county then--首位1处理输出 dataouthh<='1'; dataouthl<='0'; county:=not county; else dataouthh<='0'; dataouthl<='1'; county:=not county; end if; end if; else temp(0):=datain;--输入为0时处理4位寄存器 count0:=count0+1; if count0=4 then--检测到0000，处理 4位寄存器 count0:=0; count1:=(count1 rem 2);--两个四连零间 1 的奇偶 if (count1=1)OR(count2=0) then--两个四连零间 1 的奇偶 count1:=0; count2:=1; temp:="0001"; dataouthh<='0'; dataouthl<='0'; county:=notcounty; else count1:=0; --两个四连零间 1 的偶 temp:="1001"; if county then dataouthh<='1'; dataouthl<='0'; else dataouthh<='0'; dataouthl<='1'; end if; end if; else if temp(3)='0' then--未检测到0000 处理输出 dataouthh<='0'; dataouthl<='0'; else if county then dataouthh<='1'; dataouthl<='0'; county:=not county; else dataouthh<='0'; dataouthl<='1'; county:=not county; end if; end if; end if; end if; end if; temp(3 downto 1):= temp(2 downto 0); end process; clkout<=clkin; end behavior; 看过RTL威廉希尔官方网站，输入只有clkin和datain。clkin是占空比50%的取样信号，datain是输入的要编码的信息流。求大神帮忙修改下测试文件里这两个激励部分的程序，谢谢~ 0 已退回5积分
2016-9-13 22:30:19　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报天使de距离相关推荐 • 如何设计一个简单的HDB3的威廉希尔官方网站？ 1470 • 求HDB3码基于labview 3802 • labview设计HDB3码型输出 4547 • HDB3码有什么优点？ 5724 • 请教下FPGA处理双极性码的问题 3014 • 仿真程序下载到实验箱后输出引脚都没有信号输出？ 2284 • 求大神帮忙改下上位机软件设计，必重谢。 2566 • 怎么利用FPGA实现HDB3编解码？ 1675 • 急求基于FPGA的Turbo码编译码器各模块实现的 VHDL或verilog HDL程序 2858 • modelsim中一定要写testbench文件吗？ 6891 1个回答