0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB设计的常见问题

华秋DFM 来源:华秋DFM 作者:华秋DFM 2023-08-23 12:32 次阅读

后台有很多工程师朋友留言咨询,其中很大一部分问题都与PCB生产相关,不外乎是一些没有提前考虑到的生产隐患,从而导致废板或返工等,确实比较浪费时间和成本。

所以本期内容,小编将PCB常见设计缺陷问题都进行了汇总,希望大家能够提前规避生产风险,助力PCB一板成功!

15722892-416e-11ee-99a4-92fbcf53809c.gif

钻孔类问题

15804120-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

此类文件设计异常,无论孔属性是有铜还是无铜,都会给工程带来困扰

【品质风险】

此类设计容易孔属性制作错误

【可制造性建议】

有铜孔线路设计孔环,无铜孔线路不要设计走线和孔环

159761ac-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

无导线相连的孔, 原稿文件或者分孔图定义有铜孔

【品质风险】

给工厂造成困扰,容易造成孔属性错误

【可制造性建议】

孔属性定义正确

159cd83a-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

有焊盘的情况下,原稿文件定义为无铜孔(常规应该是有铜孔)

【品质风险】

给工厂造成困扰,容易造成孔属性错误

【可制造性建议】

孔属性定义正确

15b31abe-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

槽孔和圆孔叠在一起无法判定是按槽孔做,还是按圆孔做,或是都做出

【品质风险】

容易造成漏做圆孔

【可制造性建议】

如果都需要钻出来,就都设计在钻孔层,如果圆孔无需钻出,就取消圆孔设计

15c06e62-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

槽孔设计在分孔图层

【品质风险】

容易造成槽孔丢失

【可制造性建议】

槽孔设计在钻孔层

15e4661e-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

钻孔层设计了圆孔, 分孔图设计了槽孔。容易造成槽孔漏失

【品质风险】

容易造成槽孔丢失

【可制造性建议】

槽孔设计在钻孔层

15f6c21e-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

插件孔设计过近,为保证阻焊桥, 导致焊盘严重削变形

【品质风险】

容易造成焊盘变形,焊接面积变小,虚焊等影响

【可制造性建议】

成品孔径做小,或者孔间距做大一点

160879aa-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

8字孔设计, 会导致孔铜毛刺严重

【品质风险】

容易造成孔避毛刺,卷铜严重

【可制造性建议】

8字孔拉开间距,或者设计成槽孔

160fb616-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

阻焊塞孔过孔极差不要超过0.2mm

【品质风险】

容易塞孔刀数过多,影响塞孔效果

【可制造性建议】

建议过孔不要设计多种孔径, 孔极差不要超过0.2mm

16258716-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

过孔距离板边设计过近

【品质风险】

容易板边过孔漏铜

【可制造性建议】

过孔距离板边大于10MIL以上

16347f5a-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

钻孔钻在IC和小焊盘上

【品质风险】

造成焊接面积变小。焊盘断裂,引起虚焊等可能

【可制造性建议】

建议过孔尽量避开小焊盘

滑动查看更多

15722892-416e-11ee-99a4-92fbcf53809c.gif

线路类问题

165d4e30-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

此类断头线,极容易造成生产短路

【品质风险】

极容易造成生产短路

【可制造性建议】

设计时尽量避免设计此类断头线

166db784-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

设计板边裸铜带,不能每层都设计,容易让后端跟铣带搞混

【品质风险】

容易判定成铣带,导致板边裸铜带丢失

【可制造性建议】

裸铜带只设计在阻焊层

1677a2da-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

残铜率相差太大的板子,不要组合在一起制作

【品质风险】

导致残铜率极低面铜不均

【可制造性建议】

不要组合在一起制作

16950dca-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

布线铜皮叠线不建议or各种线(如阻抗线)大小做区分

【品质风险】

增加工程制作时间和成本

【可制造性建议】

铜皮和走线大小做区分

16a045f0-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

布线铜皮叠线不建议or各种线(如阻抗线)大小做区分

【品质风险】

增加工程制作时间和成本

【可制造性建议】

铜皮和走线大小做区分

16ad6078-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

不要设计此类断头线

【品质风险】

工厂无法判定此类断头线是否正常,增加了沟通成本

【可制造性建议】

设计要保证资料常规性。

16b45c16-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

板边铺铜注意避开铣刀位

【品质风险】

工厂默认为此类铜宽为无作用铜宽,可能对资料产生影响

【可制造性建议】

铺铜注意避开铣刀位

滑动查看更多

15722892-416e-11ee-99a4-92fbcf53809c.gif

阻焊类问题

16e658b0-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

系统下单过孔盖油的Gerber资料设计过孔开窗

【品质风险】

容易造成过孔方式错误

【可制造性建议】

资料过孔开窗和系统过孔方式 需保持一致

16f3ec1e-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

线路有焊盘,阻焊未设计开窗

【品质风险】

容易造成焊盘盖油

【可制造性建议】

线路有焊盘, 阻焊需要设计开窗

16fee51a-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

阻焊设计锡线过长

【品质风险】

锡线过长,漏铜

【可制造性建议】

注意锡的长度

164209c2-416e-11ee-99a4-92fbcf53809c.svg

滑动查看更多

164209c2-416e-11ee-99a4-92fbcf53809c.svg

15722892-416e-11ee-99a4-92fbcf53809c.gif

丝印类问题

173bc372-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

文字不要设计在字符框内

【品质风险】

工程常规是直接套除,容易造成字符丢失

【可制造性建议】

需要做出来的字符,不要设计在焊盘上

17465df0-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

字符的字宽字高不要设计过小

【品质风险】

字符宽度高度过小,容易造成字符模糊

【可制造性建议】

字宽字高设计需要大于30MIL以上,字宽需要大于5MIL以上

174dc98c-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

字符不要设计重叠

【品质风险】

叠字,造成字符模糊

【可制造性建议】

设计过程中,不要设计叠字

1765495e-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

不要把极性符号,隐藏起来

【品质风险】

造成极性符号丢失

【可制造性建议】

重要的字符一定和焊盘保留安全间距

滑动查看更多

15722892-416e-11ee-99a4-92fbcf53809c.gif

板边类问题

179822e8-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

外形不要被锁起来

【品质风险】

容易造成内槽丢失

【可制造性建议】

不要把内槽锁起来

179e163a-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

内槽宽度设计不足0.8MM

【品质风险】

行业内最小锣刀0.8MM

【可制造性建议】

内槽设计大于0.8MM

17af5468-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

外形不要设计重线

【品质风险】

容易造成外形公差错误

【可制造性建议】

保证外形的唯一性

滑动查看更多

15722892-416e-11ee-99a4-92fbcf53809c.gif

拼版类问题

17dd0278-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

设计拼版, 一定要考虑到怎么分板, 左图V割困难

【品质风险】

容易V割报废

【可制造性建议】

圆圈位置拉开间距

17e50086-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

V割线不在一个水平线上

【品质风险】

V割漏铜,尺寸偏差

【可制造性建议】

V割的外形,一定设计在一个水平线上

17f5de4c-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

此类工艺边设计,悬空位置较大,容易断边

【品质风险】

容易断边,V割弹板

【可制造性建议】

可以增加副板,邮票连接

18024b82-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

此类设计也需要添加副板邮票孔连接

【品质风险】

V割容易偏位,断板等

【可制造性建议】

可以增加副板,邮票连接

1810f2fe-416e-11ee-99a4-92fbcf53809c.png

【问题描述】

矩形或者圆形的板, 注意拼版方向的表达

【品质风险】

容易造成拼版方式错误

【可制造性建议】

用F来表示拼版方向, 或者板内物件来表示拼版方向

滑动查看更多

设计完PCB后,一定要做分析检查,才能让生产更顺利,这里推荐一款可以一键智能检测PCB布线布局最优方案的工具:华秋DFM软件,只需上传PCB/Gerber文件后,点击一键DFM分析,即可根据生产的工艺参数对设计的PCB板进行可制造性分析。

华秋DFM软件是国内首款免费PCB可制造性和装配分析软件,拥有300万+元件库,可轻松高效完成装配分析。其PCB裸板的分析功能,开发了19大项,52细项检查规则,PCBA组装的分析功能,开发了10大项,234细项检查规则

基本可涵盖所有可能发生的制造性问题,能帮助设计工程师在生产前检查出可制造性问题,且能够满足工程师需要的多种场景,将产品研制的迭代次数降到最低,减少成本。

18399218-416e-11ee-99a4-92fbcf53809c.jpg

华秋DFM软件下载地址(复制到电脑浏览器打开):

https://dfm.obk20.com/uploads/software/promoter/HQDFM%20V3.7.0_DFMGZH.zip

专属福利

上方链接下载还可享多层板首单立减50元

每月1次4层板免费打样

并领取多张无门槛元器件+打板+贴片”优惠券


审核编辑 黄宇


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    394

    文章

    4688

    浏览量

    85611
收藏 人收藏

    评论

    相关推荐

    PCB设计常见问题

    pcb设计常见问题,供参考。
    发表于 08-14 23:32

    高速PCB设计常见问题

    高速PCB设计常见问题
    发表于 09-03 10:34

    PCB设计常见问题

    ,但读者可以不必严格区分。 网络表管理器有什么作用?   答:第一,引入网络表,这种网络表的引入过程实际上是将原理图设计的数据加载到印刷威廉希尔官方网站 板设计系统PCB的过程。PCB设计系统中数据的所有变化
    发表于 08-26 15:42

    PCB设计常见问题解答

    PCB设计常见问题解答(一)1、如何选择PCB板材?选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的
    发表于 04-16 11:58

    PCB设计技巧常见问题及解答

      1、如何选择PCB板材?  选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。 例如,现在常用的FR-4材质,在几个GHz的频率时的介质损(dielectric loss)会对信号衰减 有很大的影响,可能就不合用。就电气而言,要注意介电常数(dielectric constant)和介 质损在所设计的频率是否合用。    2、如何避免高频干扰?  避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰  (Crosstalk)。可用拉大高速信号和模拟信号之间的距离,或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。  3、在高速设计中,如何解决信号的完整性问题?  信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗  (output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。  4、差分布线方式是如何实现的?  差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的间距(此间距 由差分阻抗决定)要一直保持不变,也就是要保持平行。平行的方式有两种,一为两条线走 在同一走线层(side-by-side),一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side实现的方式较多。   5、对于只有一个输出端的时钟信号线,如何实现差分布线?  要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时 钟信号是无法使用差分布线的。  6、接收端差分线对之间可否加一匹配电阻?  接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。  7、为何差分对的布线要靠近且平行?  对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分 阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性 (signal integrity)及时间延迟(timing delay)。  8、如何处理实际布线中的一些理论冲突的问题  1. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。   2. 晶振是模拟的正反馈振荡威廉希尔官方网站 , 要有稳定的振荡信号, 必须满足loop gain与phase的规 范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。 而且离的太远, 地平面上的噪声也会影响正反馈振荡威廉希尔官方网站 。 所以, 一定要将 晶振和芯片的距离进可能靠近。  3. 确实高速布线与EMI的要求有很多冲突。 但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和PCB叠层的技 巧来解决或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。  9、如何解决高速信号的手工布线和自动布线之间的矛盾?  现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。 各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到 自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线 引擎的能力有绝对的关系。 例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。  10、关于test coupon。  test coupon是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB板的特性阻抗是 否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以, test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。 最重要的是测量时接地点的位  置。 为了减少接地引线(ground lead)的电感值, TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip), 所以, test coupon上量测信号的点跟接地点的距离和方式 要符合所用的探棒。
    发表于 08-30 10:49

    高速PCB设计常见问题

    高速PCB设计常见问题问: 高速系统的定义?/ 答: 高速数字信号由信号的边沿速度决定,一般认为上升时间小于4 倍信号传输延迟时可视为高速信号。而平常讲的高频信号是针对信号频率而言的。设计开发高速
    发表于 01-11 10:55

    PCB设计常见问题有哪些

    PCB设计常见问题有哪些
    发表于 04-25 08:30

    PCB设计常见问题

    是完全不同的概念,但读者可以不必严格区分。 网络表管理器有什么作用?     答:第一,引入网络表,这种网络表的引入过程实际上是将原理图设计的数据加载到印刷威廉希尔官方网站 板设计系统PCB的过程。PCB设计系统中
    发表于 09-18 14:27

    高速PCB设计常见问题

    发表于 09-03 10:58 0次下载

    PCB设计技巧常见问题

    发表于 11-08 15:22 0次下载

    PCB设计技巧的常见问题解答

    通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如,现在常用的FR-4材质,在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响,可能
    发表于 10-25 14:19 1908次阅读

    PCB设计常见问题说明

    印刷线路板(以下简称线路板)的设计主要是以威廉希尔官方网站 原理图为根据的,从而实现工程设计者所需要的功能特性。PCB的设计指的是版面图的设计,同时需要考虑与 外部连接的整体的布局。最后通过内部的电子元件的协调
    发表于 07-12 10:28 704次阅读

    PCB设计案例常见问题如何优化

    所以综合设计与生产,需要考虑的问题还是不少的。一些设计师会仔细检查布局,他们的PCB布局文件可直接发至生产车间进行生产;而有的布局文件则需要工程部门进行更多的检查,才能将其发送到生产车间。
    发表于 08-12 11:22 387次阅读

    PCB设计常见问题1-20例笔记

    PCB设计常见问题1-20例笔记
    的头像 发表于 02-14 01:31 2213次阅读
    <b class='flag-5'>PCB设计</b><b class='flag-5'>常见问题</b>1-20例笔记

    pcb设计常见问题和改善措施

    pcb设计常见问题和改善措施  随着现代电子技术的不断发展,硬件设计的要求也越来越高。作为硬件设计的基础,PCB设计在整个电子产品的生产过程中占据着至关重要的地位。然而,在实际的PCB设计
    的头像 发表于 08-29 16:40 2703次阅读