[问答]

怎么使用jtag端口下载数据文件进行测试

问答对人有帮助，内容完整，我也想知道答案 0 我最近搬到了Xilinx FPGA，并希望使用定制设计的威廉希尔官方网站板在硬件（Virtex 5 SX95t）中测试我的算法。输入数据文件需要下载到FPGA。是否有jtag Xilinx IP允许从PC（使用TCL等）发送的数据被定向到用户定义的RTL接口？我在竞争对手的FPGA中使用了类似的方法。串口对于1Mbyte的数据来说太慢了。请参考Xilinx FPGA部件（无MicroBlaze）的任何其他数据文件下载选项。谢谢， FH 以上来自于谷歌翻译以下为原文 I have recently moved to Xilinx FPGA(s) and would like to test my algorithm in hardware (Virtex 5 SX95t) using a custom designed board. The input data files need to be downloaded to the FPGA. Is there a jtag Xilinx IP that allows data sent from PC (using TCL etc.) to be directed to user defined RTL interface? I have used a similar approach available in competitor's FPGA. The serial port is too slow for data of 1Mbyte. Please advice for any other data file download option for Xilinx FPGA parts (w/o MicroBlaze). Thanks, FH 0
2019-1-9 09:58:03　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答举报高敏兰相关推荐 • 如何对文件进行OTA更新存储在闪存/文件系统中的数据文件？ 297 • 如何用Keil做FLASH数据文件？ 297 • 【求大神帮忙】labview生成exe以后数据文件失效 2735 • 请问28335的flash如何烧写数据文件？ 2853 • 如何使用touchstone数据文件定义统计设计参数值 2674 • 无法保存工作区的用户数据文件 2241 • 如何在FPGA上下载位文件 1247 • 通过USB端口或UART端口下载F/W 4722 • 如何生成非配置数据文件？ 1246 • 怎样去使用Matlab读取TXT数据文件并做FFT分析呢 2184 1个回答

答案对人有帮助，有参考价值 0 fasahat写道：我最近转向Xilinx FPGA，并希望使用定制设计的威廉希尔官方网站板在硬件（Virtex 5 SX95t）中测试我的算法。输入数据文件需要下载到FPGA。是否有jtag Xilinx IP允许从PC（使用TCL等）发送的数据被定向到用户定义的RTL接口？我在竞争对手的FPGA中使用了类似的方法。串口对于1Mbyte的数据来说太慢了。请参考Xilinx FPGA部件（无MicroBlaze）的任何其他数据文件下载选项。谢谢， FH 在我看来，您应该使用PCI（或PCIe）与PC通信。 -一个 ----------------------------是的，我这样做是为了谋生。以上来自于谷歌翻译以下为原文 fasahat wrote: I have recently moved to Xilinx FPGA(s) and would like to test my algorithm in hardware (Virtex 5 SX95t) using a custom designed board. The input data files need to be downloaded to the FPGA. Is there a jtag Xilinx IP that allows data sent from PC (using TCL etc.) to be directed to user defined RTL interface? I have used a similar approach available in competitor's FPGA. The serial port is too slow for data of 1Mbyte. Please advice for any other data file download option for Xilinx FPGA parts (w/o MicroBlaze). Thanks, FH Seems to me that you should use PCI (or PCIe) to communicate to the PC. -a ----------------------------Yes, I do this for a living.

2019-1-9 10:07:27 评论举报黄淳