完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
当我在ISE 13.3中进行模拟时,报告显示以下警告:
警告:模拟器:732 - 忽略Verilog文件C:/Xilinx/13.3/ISE_DS/ISE//verilog/src/glbl.v 认为它对模拟没什么影响,但是,到底是什么? 以上来自于谷歌翻译 以下为原文 when I do the simulation in ISE 13.3 ,the report shows the warning below: WARNING:Simulator:732 - Ignoring Verilog file(s) C:/Xilinx/13.3/ISE_DS/ISE//verilog/src/glbl.v thought it matters nothing to the simulation ,but ,what the hell is it? |
|
相关推荐
2个回答
|
|
我不确定为什么报告WARNING,但该文件包含模仿GSR(全局设置重置)逻辑的启动行为的代码。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 I'm not sure why the WARNING is being reported, but the file contains code that mimics the startup behavior of the GSR (Global Set Reset) logic. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
也许是因为我没有在整个项目中使用任何设置/重置逻辑,我真的没有使用任何!
以上来自于谷歌翻译 以下为原文 maybe it is because I don't use any set/reset logic in the whole project and I really did't use any! |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1242浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 17:26 , Processed in 1.286766 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号