完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友william hill官网
|
根据维特比解码器数据表，硬编码不能进行擦除（外部穿孔）（即仅对软编码有效）。
如果我有硬输入，我将如何解码呢？ 我已经在解码器之前解析了我的数据。 我现在需要知道的是，如果我有一个硬输入，我将如何使我的维特比解码器“忽略”由针刺块插入的虚拟位，以便它能正确解码。 以上来自于谷歌翻译 以下为原文 According to the Viterbi decoder datasheet, erase (external puncturing) is not available with hard coding (i.e. it is valid for soft coding only). How will I decode then if I have a hard input? I have already depunctured my data prior to the decoder. All I need to know now is how will I make my Viterbi decoder "ignore" the dummy bit inserted by the depuncture block given that I have a hard input so that it will decode correctly. 
0
|
|
相关推荐
4个回答
|
|
|
http://www.xilinx.com/support/documentation/ip_documentation/viterbi_802.pdf
第5页 这是你正在使用的核心吗？ 看起来这是唯一一个支持穿孔界面的人。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 http://www.xilinx.com/support/documentation/ip_documentation/viterbi_802.pdf page 5 Is this the core you are using? It looks like this is the only one that supprts the puncturing interface. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
我正在使用Simulink SysGen的Xilinx Blockset Library中的Viterbi Decoder v7.0。
此版本还支持外部穿孔; 但是，ERASE输入端口仅适用于软输入。 我想为我的Viterbi解码器做出艰难的决定。 这可能吗？ （顺便说一下，我正在建模一个802.11a基带收发器。我正在使用这个解码器作为我的接收器。） 以上来自于谷歌翻译 以下为原文 I'm using Viterbi Decoder v7.0 from the Xilinx Blockset Library of Simulink SysGen. This version also supports external puncturing; however, the ERASE input port is only available for soft input. I would like to use hard decision for my Viterbi Decoder. Is this possible? (By the way, I'm modelling an 802.11a baseband transceiver. I'm using this decoder for my receiver.) |
|
|
|
|
|
在您将数据传递给Viterbi Decoder之前，您首先需要将1和0的流转换为1和-1吗？
（例如，单极 - >极性）例如， 卷积编码器 - >交织器 - >符号映射器 - > ...符号解映射器 - >解交织器 - >单极到极点 - >解剖 - >维特比解码器 根据另一个william hill官网 ，这让维特比解码器知道发生了擦除，而不是被错误地确定为零的东西。 以上来自于谷歌翻译 以下为原文 Is it true that before you depuncture the data to be passed on to the Viterbi Decoder, you first need to convert your stream of 1's and 0's to 1's and -1's? (i.e. unipolar -> polar) So for example, Convolutional encoder -> Interleaver -> Symbol Mapper -> ... Symbol Demapper -> Deinterleaver -> Unipolar to Polar -> Depuncture -> Viterbi Decoder According to another forum, this lets the Viterbi decoder know that an erasure has happened as opposed to something that would wrongly be determined to be a zero. |
|
|
|
|
|
我有像你这样的问题，我不知道该怎么办，为什么没有人可以解释它？帮助！
以上来自于谷歌翻译 以下为原文 I have this problem like you,I don't know what to do with it ,why do no none can explaint it ?help ! |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1353浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1792
评论
淘帖
1431
