完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友william hill官网
|
大家好！！！
我正在使用xilinx系统生成器实现ofdm。在发送器部分，对于星座映射，我使用的是16位QAM，这是一个matlab文件。通过使用“Mcode块”，我有点将matlab包含在xilinx块中。但每当我尝试模拟时 阻止并希望在离散图中看到输出，显示一些未被S函数指定的块错误。当我打开该块错误时，它们显示“不允许连续或恒定的采样时间。 S-function'sdsprebuff2'在'mcode / Discrete-Time Scatter Plot Scope / Buffer and Overlap'中报告错误：该块的所有采样时间必须是离散的。“。我怎样才能消除这个... 谢谢... 以上来自于谷歌翻译 以下为原文 Hi all!!! I am implementing ofdm using xilinx system generator.In the transmitter part,For constellation mapping i am using 16 bit QAM which is a matlab file.By using "Mcode block" I somewhat include matlab in to xilinx block.But whenever I try to simulate that block and want to see the output in Discrete plot ,shows some block error unspecified by S function .when i open that block error they show "No continuous or constant sample times are allowed. Error reported by S-function 'sdsprebuff2' in 'mcode/Discrete-Time Scatter Plot Scope/Buffer and Overlap': All sample times for this block must be discrete.".how can i eliminate this... thank you... 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
sysgen的目标是hw-synthesis，M-Code块也是如此。 这导致您可以在此类块中使用的语句和函数的强大限制。 （如果您在mcode块中使用了绘图功能，请告诉我您认为FPGA应如何绘制图表） 阅读使用M代码块解释的文档中的章节，了解适用限制的详细信息。 有一个很好的模拟 Eilert 以上来自于谷歌翻译 以下为原文 Hi, sysgen is targeted to hw-synthesis, so are the M-Code blocks. This results in a strong limitation of the statements and functions that you can use inside such a block. (If you have used a plotting function inside an mcode block, tell me how do you think the FPGA should draw a plot) Read the chapter in the documentation that explains using M-Code blocks to learn about the details of the restrictions that apply. Have a nice simulation Eilert |
|
|
|
|
|
你能附上你的模特吗？
如果尚未完成，请尝试将“Register”和“Gateway Out”块添加到“MCode”输出。 bhavin.max写道： 大家好！！！ 我正在使用xilinx系统生成器实现ofdm。在发送器部分，对于星座映射，我使用的是16位QAM，这是一个matlab文件。通过使用“Mcode块”，我有点将matlab包含在xilinx块中。但每当我尝试模拟时 阻止并希望在离散图中看到输出，显示一些未被S函数指定的块错误。当我打开该块错误时，它们显示“不允许连续或恒定的采样时间。 S-function'sdsprebuff2'在'mcode / Discrete-Time Scatter Plot Scope / Buffer and Overlap'中报告错误：该块的所有采样时间必须是离散的。“。我怎样才能消除这个... 谢谢... 干杯，吉姆 以上来自于谷歌翻译 以下为原文 Can you attach your model? If not already done, try adding "Register" and "Gateway Out" blocks to the "MCode" outputs. bhavin.max wrote: Cheers, Jim |
|
|
|
|
|
你好;
我正在使用Sysgen进行OFDM设计。 拜托，你能告诉我你的设计吗？ 问候 萨米尔 以上来自于谷歌翻译 以下为原文 Hi; I am working in OFDM design using Sysgen. Please, can you send me your design Regards Sameer |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1242浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1324
评论
淘帖
2042
