完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在测试spartan6上的serdes,我无法通过32位宽的数据传递结果。
我的威廉希尔官方网站 使用8位和16位宽数据。 在一个范围内,我可以看到看起来移位或不一致的东西 以32位宽的IO数据输出接收器输出。 想看看其他人是否有32位宽数据的问题。 戴夫 以上来自于谷歌翻译 以下为原文 I'm testing the serdes on a spartan6 and I am having trouble getting passing results with 32 bit wide data. My circuit works with 8 and 16 bit wide data. On a scope I can see what appears to be shifted or inconsistant data out the reciever outputs with 32 bit wide IO. Looking to see if others have had problems with 32 bit wide data. Dave |
|
相关推荐
1个回答
|
|
嗨,
1)在发生这种情况时检查时钟信号的完整性,因为使用多个IO bank可能会增加IO时钟的噪声 2)检查电源线的电源完整性。 3)检查是否有一个克隆威廉希尔官方网站 ,使数据与眼睛中心对齐。 4)探测时钟与数据输入,以查看是否得到了不正确的对齐,并且错过了一些数据位。 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, 1) Check the clock signal integrity when this is happenning, since the usage of multiple IO banks may increase the noise on the IO clock 2) Check the power integrity for the power lines. 3) Check if you have a clibration circuit to make the data aigned to the centre of the eye. 4) Probe the Clock vs data input to see if you are getting the improper alignment and some data bits are being missed. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1263浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 04:52 , Processed in 1.208428 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号