完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我一直在使用Video Stater Kit板。
我在http://www.xilinx.com/products/d ... deo_Starter_Kit.htm下载了“viodc_IO_verilog.zip”文件。 它适用于使用组件和dvi端口。 另外,我下载了'viodc_sdi_verlog.zip'文件并将mvisdi_viodc_2VP7.bit从'viodc_sdi_verilog Bit Files'目录复制到FPGA芯片。 但它不起作用。 板的SDI-IN端口与视频信号连接,SDI_OUT端口与屏幕连接。 屏幕显示噪音。 我想使用SDI端口。 任何人都能解决这个问题对我有帮助吗? 谢谢 |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1321浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
456浏览 1评论
2012浏览 0评论
737浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-28 02:23 , Processed in 1.622823 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号