完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请问怎么去控制qsys搭建的SDRAM这个ip核,因为想把一个ram核当作一个外部AD数据的存储器,将外部数据存储起来,再用nios通过API函数读出来作显示,现在就是不知道怎么去去操作这个IP核,因为看连线全是内部的,定好了的,自己找了很久资料,也看了很多,都没找到方法。
另外其实我是在做一个简单的AD采集和显示,现在就是想将AD采到的数据存储到ram中,然后通过nios用API函数读出来,再做处理,网上看了很多关于FPGA做这个的,不过他们基本是直接写verilog用硬件语言直接显示在屏幕中,不走NIOS核。 希望大佬们帮帮忙,小弟自学这个感觉,周围也没个交流的,感觉好孤独 |
|
相关推荐
1个回答
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1434 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1059 浏览 0 评论
2513 浏览 1 评论
2206 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2475 浏览 0 评论
1936 浏览 53 评论
6021 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 00:30 , Processed in 0.451862 second(s), Total 42, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号