PDN设计关键点之滤波电容位置

ti

` 本帖最后由剑侠蜀山于 2019-11-7 15:18 编辑

本文链接：https://blog.csdn.net/qq_42682826/article/details/102932298

有些硬件设计规则中要求：电源必须经过滤波电容进入芯片管脚。这一规则在低频板卡和单、双面板中适用，在高频板卡和多层板中不适用。

 电源经滤波电容进入芯片管脚会增长走线距离，加大寄生电感，降低电容谐振频率；

实际上，电源供电网络中，电源、地之间的平板电容，是板级响应速度最快的滤波元件。在多层板设计时，电源与地一般都使用的是完整的电源平面，电源与地之间会形成平板电容。多层板的电源供电网络典型结构如下图所示，通过各级滤波元件对不同频段的噪声进行滤除：

b) 然后是Bulk电容，可以滤除几百k~几M以内的电源噪声；

d) 电源/地平板电容，滤除几百M左右的电源噪声；

也就是说，高频板卡中，板级滤波电容基本上只能处理100MHz以内的电源噪声，100MHz以上的电源噪声首先要依靠平板电容，而走线的寄生电感对平板电容的滤波效果有很大影响。

故，若希望平板电容具有较好的高频滤波效果，需尽量减短管脚至平面的距离。推荐的管脚连接平面的方式如图5所示。

图 3 Murata 0.1uF 0402电容阻抗曲线

图 4 安装的板上后0.1uF 0402电容阻抗曲线

图 5 多层板管脚接入平面的推荐方式

2 电容滤波半径

电容滤波半径的本质：电容有效补偿噪声源的瞬态电流需求。

为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能小，最好同相位。距离越近，相位差越小，补偿能连传递越多。实际应用中，这一距离最好控制在去耦电容谐振频率1/40~1/50波长之间。

从寄生电感角度，去耦电容距离芯片越远，寄生电感越大，电容的自谐振频率就会越低。如图7所示，去耦电容与IC管脚之间存在Labove和Lbelow两种寄生电感，电容与IC之间的距离越远，寄生电感会越大。而Lbelow相比Labove更大，Lbelow除与电容和IC之间的距离相关外，还与电源、地平面的距离相关，电源、地平面的距离越大，Lbelow越大。

图 7 去耦电容与IC之间的寄生电感

 PDN设计时电容应尽量靠近噪声源放置，距离最好控制在去耦电容谐振频率1/40~1/50波长之间；

 高速先生——电容的布局布线-电源是不是必须从滤波电容进入芯片管脚；

————————————————

原文链接：https://blog.csdn.net/qq_42682826/article/details/102932298

`