完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友william hill官网
|
我使用的是ISE 14.5。
我正在尝试将ngc文件添加到项目中。 此ngc是使用两个Xilinx内核DPRAM和RAM的自定义设计生成的。当我将生成的ngc包含到项目中时，会报告以下错误。 请帮我解决这个问题。 在自定义设计路径中如showntop模块---> logic_gen ---->（Cores） 这个ngc的原因包括eeror ......我怎么能过来？“错误：NgdBuild：604 - 逻辑块'A_module / logic_gen / DPRAM_1_logic'类型为'logic_DPRAM'无法解析。引脚名称拼写错误 可能导致此问题，缺少edif或ngc文件，块名称与edif或ngc文件名之间不匹配，或者类型名称拼写错误。目标'spartan6'不支持符号'logic_DPRAM'.ERROR：NgdBuild： 604 - 无法解析类型为“RAM_logic_decrypt”的逻辑块“A_module / logic_gen / RAM_1_decryptlogic”。引脚名称拼写错误可能导致此问题，缺少edif或ngc文件，块名称与edif或ngc文件名之间不匹配， 或类型名称的拼写错误。目标'spartan6'不支持符号'RAM_logic_decrypt'。“ 
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
嗨，
还要确保设计中核心的实例化与核心实例化模板（.veo或.vho）的实例化匹配。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨，
您可以按照以下AR中给出的说明进行操作。 http://www.xilinx.com/support/answers/13867.htm 问候， KR -------------------------------------------------- --------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用的帖子。感谢 - ------------------------- ------------------------ ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2436 浏览 7 评论
2833 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2305 浏览 9 评论
3383 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2479 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1558浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
604浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
470浏览 1评论
2021浏览 0评论
744浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2151
评论
淘帖
651
