请问GTX TXCLKOUT没有问世？

大家好，
我试图在我自己的基于Kintex 7（XC7K325t-ffg900-1）的FPGA平台上使用GTX收发器来启动XAUI应用程序。
为了生成GTX核心，我使用了Core Generator XILINX应用程序，7系列FPGA收发器向导（2.5版）。
核心配置如下：
- 协议：XAUI
- TX / RX线路速率= 3.125Gbps
- TX / RX参考时钟= 125MHz
- GTX_X0Y0的QPLL
- TX / RX时钟源= REFCLK0 Q0
- RX / RX外部数据宽度= 20位。
- 编码/解码OFF
- TX / RX内部数据宽度= 20位
- TX / RX缓冲器开启。
- TXUSRCLK和RXUSRCLK Source = TXOUTCLK
- TXUSRCLK，TXUSRCLK2，RXUSRCLK和RXUSRCLK2 = 156.25MHz
- 逗号检测OFF
- 通道绑定关闭
- 时钟校正开
生成核心后，我使用Coregen提供的自己的示例设计作为项目，使用Chipscope Analyzer和物理LED生成用于板载测试的位文件，并对我的FPGA平台进行一些修改。
问题是GTXE2_CHANNEL不会在Chipscope和物理LED上生成信号TXOUTCLKtested，尽管已经检查了以下问题：
- 已正确测量物理差分参考时钟（125MHz）的幅度和频率。
- 正确地在Chipscope中监视FPGA内部IBUFDS_GTE2之后的单个参考时钟。
- QPLL锁定被置为高电平。
- TXOUTCLKFABRIC具有125MHz时钟信号。
- TXOUTCLKPCS没有125MHz时钟信号。
- GTXE2_CHANNEL属性：
+ TX_XCLK_SEL =“TXOUT”
+ TXSYSCLKSEL =“11”
+ TXOUTCLKSEL =“010”
+ TXDLYBYPASS = 1
- GTXE2_COMMON属性：
+ QPLL_FBDIV = 10'b0101110000
+ QPLL_FBDIV_RAtiO = 1
+ QPLL_REFCLK_DIV = 2
非常感谢您的帮助。
马丁。