完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我有一个600kHz的时钟信号，用于对输入数据进行采样，并将其与固定信号进行对比。
我需要能够从此输出生成90度相移信号。 如果有人对如何实施这个有任何建议我可以肯定使用帮助。 我必须使用的唯一时钟信号是600kHz。 谢谢。 
0
|
|
相关推荐
5个回答
|
|
|
我似乎需要更完整地阅读这些帖子。另一种选择（校准自由运行的本地振荡器）是使用基于xor的倍频器（增加一个外部RC威廉希尔官方网站
和放大器比较器），它可以提供大约50％的占空比
然后使用锁定延迟xor威廉希尔官方网站 再次加倍。 这为您提供了一个粗略的4倍时钟，您可以使用它来运行计数器并获得90相输出时钟。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 在原帖中查看解决方案 |
|
|
|
|
|
我觉得你在这里几乎没有运气......
600kHz时钟是让您能够使用PLL或MMCM的慢速方法，因此您无法从中获得相移时钟...... IDELAY和ODELAY需要一个200MHz的参考时钟，即便如此，也无法产生足够的延迟以达到600kHz的1/4周期。 如果没有更快的时钟，就无法产生任何类型的固定延迟...... 除非其他人有任何创意，否则我不知道如果没有更快的时钟你将如何做到这一点。 在紧要关头，可以使用一个“不可靠”的时钟（比如一个由逆变器链产生的时钟）（虽然我不愿推荐这个，因为尝试这样的事情几乎总是一个坏主意）。 此时钟的频率会随着过程/电压/温度而急剧变化，但您可以在600kHz时钟上“校准”它。 基本上使用以此时钟速率运行的计数器来计算600kHz时钟的一个周期内的高速时钟周期数（从上升沿到上升沿）。 此数量除以4对应的是您需要添加到信号的延迟量。 Avrum |
|
|
|
|
|
|
|
|
2020-7-21 11:07:24
评论
|
|
|
你想生成另一个600 KHz时钟，与现有时钟相差90°？一种方法是为现有的600 KHz时钟创建一个时钟恢复威廉希尔官方网站
，并生成另一个具有相同恢复周期的时钟但是在
不同的阶段。 为此，请使用高速时钟运行计数器，并使用相同的高速时钟对输入时钟进行采样。 当您检测到600 KHz时钟的边沿时，将计数器设置为零。 现在，特别是经过一些平均后，您从计数器看到的最大计数值是600 KHz时钟的周期，就高速时钟周期而言。 此时，您可以生成另一个600 KHz时钟（通过使用您的高速时钟和一个通过查看计数器值反转的触发器）以及您想要的任何相位延迟。 如果在counter = avg_count / 4时将flop输出设置为1，并在counter == 3 * avg_count / 4时将其设置为0，则会得到正交时钟输出。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
我似乎需要更完整地阅读这些帖子。另一种选择（校准自由运行的本地振荡器）是使用基于xor的倍频器（增加一个外部RC威廉希尔官方网站
和放大器比较器），它可以提供大约50％的占空比
然后使用锁定延迟xor威廉希尔官方网站 再次加倍。 这为您提供了一个粗略的4倍时钟，您可以使用它来运行计数器并获得90相输出时钟。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2438 浏览 7 评论
2833 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2305 浏览 9 评论
3384 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2480 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1624浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
608浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
474浏览 1评论
2024浏览 0评论
748浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2728
淘帖
4470
