完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友william hill官网
1327
|
你好，
我遇到了生成IBERT设计的问题。 第一个配置工作正常，但如果我在示例项目中修改IBERT核心，那些更改将不会生效。 对于Virtex设计，我修改了IBERT内核中选定的库重建设计，然后在设计视图中检查了设计。 新选择的一组银行没有改变，它被困在之前选定的一组银行。 如果我重新生成IBERT设计，则只有第一个配置有效。 我没有尝试的一件事是在原始的IBERT项目中修改IBERT核心，而不是在示例设计中修改IBERT核心实例。 我可能必须生成几个IBERT配置，因此为每个配置重新创建项目将非常麻烦。 有什么我做错了吗？ 谢谢 -乔治 
0
|
|
相关推荐
4个回答
|
|
|
你好@ gjacobs101
当您说“修改选择库”意味着修改IBERT核心自定义GUI中的四边形？ 如果要更改四边形，则必须重新自定义IP并生成每个输出产品。 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
你好Vinay，
是的，我尝试重新生成输出产品以及重置输出产品和重新生成。 在这两种情况下，这些变化都没有反映在最终的IBERT设计中。 通过查看“设备”布局和IO报告可以观察到这一点。 谢谢 -乔治 |
|
|
|
|
|
你好@ gjacobs101
当您在IBERT IP输出产品生成期间没有使用IBERT IP示例设计时，将生成设计所需的约束。 即使在重新定制IP后生成输出产品，也可以交叉检查XDC文件并查看GT_CHANNEL块位置是否相同。 请生成具有所需自定义的IP并创建示例design.IN此流程将根据IP自定义生成constarints。 希望这可以帮助。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2451 浏览 7 评论
2848 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2312 浏览 9 评论
3392 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2488 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1797浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
624浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
486浏览 1评论
2037浏览 0评论
763浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1652
