完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友william hill官网
|
我有一个非常简单的设计。
TPG（测试模式生成器）生成4K（4086x2160）图片。 VTC（视频定时控制）模块，用于为视频输出生成H / V同步定时。 AXI4_to_Video_out模块，用于生成到显示输出端口的完整视频流。 所有这些都是Xilinx的IP。 AXI4_to_Video_out的TPG和AXI4流端口工作在300mhz。 VTC和像素时钟工作在297MHZ。 首先，我使用ARtiX-7（XC7A100TFGG484-2）芯片进行编译。 但是，我的计时结果非常糟糕。 一个大TNS。 我确信已经对设计应用了适当的约束。 该设计的逻辑使用率非常低，不到该设备的10％。 然后，我使用Kintex-7（xc7k325tffg900-2）进行编译。 这一次，我得到了时间关闭。 任何人都知道Artix-7和Kintex-7之间有什么不同，它对我的时序收敛有如此大的影响？ 
0
|
|
相关推荐
9个回答
|
|
|
小修正......
基本上是artix＆amp; kintex-7采用不同代的铸造工艺制成 实际上，Artix-7和Kintex-7都采用相同的铸造工艺 - 台积电28nm HPL制造。 话虽如此，Artix-7面料的设计是为了降低成本而定制的，而Kintex-7和Virtex-7则针对更高的性能进行了调整。 通常，在使用Artix-7而不是Kintex-7时，速度损失约为15％。 UltraScale采用TSMC 20nm平面，UltraScale +采用TSMC 16nm FinFet实现。 这些技术都将比28nm快（并且UltraScale +将比UltraScale更快），但我不知道是否已发布不同系列之间预期的性能差异。 至于你的失败路径，你有一些运行在300MHz的时钟，包括涉及300MHz时钟的多个相关域之间的路径。 这两种技术在这两种技术中都具有挑战性，但在“Kintex-7”设计中“只是”传递，但在Artix-7设计中却出现了相当大的失败（这应该是预期的 - 让Artix-7设计以300MHz运行，非常具有攻击性 ）。 Avrum 在原帖中查看解决方案 |
|
|
|
|
|
@ softwind555基本上是artix＆amp;
kintex-7是使用不同代的铸造工艺制造的，并且可能相同的速度kintex-7比artix快20％，所以我估计你在最好的情况下观察到-600ps到-700ps的定时错过。 如果它比这更糟糕，你可以检查时间违规是什么。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
你好，muzaffer，谢谢你的回复。
因此，Virtex-7器件将比Kintex-7器件快20％。 Virtex Untralscale比Virtex-7快20％。 Virtex Untralscale +比Virtex Untrolscale快20％。 我对吗？ |
|
|
|
|
|
@ softwind555no，virtex-7和kintex-7芯片采用相同的结构实现。
我对超级零件没有任何经验。 我正在直接转向超级+零件。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
与Artix_7相比，Kintex-7的不同模块的最大运行速度，切换特性更好。
请参考相应的器件数据表＆amp; 用户指南了解更多详情。 对于产品/设备选择＆amp; 比较问题可以帮助您联系我们的Xilinx /分销商现场应用工程师（FAE）。 您可以从以下链接http://www.xilinx.com/about/contact/sales-offices.html获取它们的详细联系信息。 （该链接可以指向http://www.xilinx.com/about/contact/authorized-distributors.html） _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他william hill官网 用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
我用Artix-7设备查看了我的设计时序摘要。（请在附件中找到）。
TNS是-213.8ns。 那是非常多的。 除了Artix和Kintex之间的速度差异，您认为还有其他原因导致时间差异如此之大吗？ timing_summary.txt 166 KB |
|
|
|
|
|
@ softwind555TNS是次要问题。
WNS在一般情况下更为关键，对于您的情况，它是-1.206ns。 你能检查kintex的相同路径，看看这个号码是什么？ 这是一个合理的，虽然略高于预期的负面松弛。 你在运行相同的优化吗？ 您是否还生成了用于不同芯片的IP模块，或者您是否为两个芯片使用相同的输出？ - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
@muzaffer请查看附件的Kintex时间报告。
是。 我对两个芯片使用相同的优化。 为每个IP重新编译了上下文。 timing_summary_Kintex.txt 159 KB |
|
|
|
|
|
小修正......
基本上是artix＆amp; kintex-7采用不同代的铸造工艺制成 实际上，Artix-7和Kintex-7都采用相同的铸造工艺 - 台积电28nm HPL制造。 话虽如此，Artix-7面料的设计是为了降低成本而定制的，而Kintex-7和Virtex-7则针对更高的性能进行了调整。 通常，在使用Artix-7而不是Kintex-7时，速度损失约为15％。 UltraScale采用TSMC 20nm平面，UltraScale +采用TSMC 16nm FinFet实现。 这些技术都将比28nm快（并且UltraScale +将比UltraScale更快），但我不知道是否已发布不同系列之间预期的性能差异。 至于你的失败路径，你有一些运行在300MHz的时钟，包括涉及300MHz时钟的多个相关域之间的路径。 这两种技术在这两种技术中都具有挑战性，但在“Kintex-7”设计中“只是”传递，但在Artix-7设计中却出现了相当大的失败（这应该是预期的 - 让Artix-7设计以300MHz运行，非常具有攻击性 ）。 Avrum |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1261浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3675
评论
淘帖
1624
