[问答]

请问如何约束作为输入时钟复制的时钟？

问答对人有帮助，内容完整，我也想知道答案 0 我有一个输入时钟（SCKx4），它是我的RTL发送器端的源时钟，这个时钟通过FPGA传送出去（命名为TDM_SCKx4）到另一个设备。此SCKx4的原理图中的路径如下： SCKx4 - > SCKx4_IBUF_INST - > TDM_SCKx4_OBUF_BUFG_INST - >发送到TX侧逻辑和TDM_SCKx4_OBUF_INST - > TDM_SCKx4。我的问题是如何约束这个TDM_SCKx4输出时钟。我试过这个：create_generated_clock -name TDM_SCKx4 -source [get_pins TDM_SCKx4_OBUF_BUFG_inst / O] -combinational [get_pins TDM_SCKx4_OBUF_inst / O] 得到了这个严厉的警告： create_generated_clock：找不到'-source [get_pins TDM_SCKx4_OBUF_BUFG_inst / O]的有效对象任何想法在这里有什么问题？谢谢 -乔治 0
2020-8-18 10:16:10　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报周雯葭相关推荐 • 时序约束后，程序最高的工作时钟问题 4378 • GPIO的输入时钟 3390 • 如何设置差分时钟约束？ 6005 • hmc7044使用外部VCO时钟输入时，如何使得时钟能够相位对齐？ 557 • 基本的时钟切换术语和标准输入时钟切换配置 1828 • 请教在fpga中应该怎样加约束？ 3024 • 如何通过外部输入时钟I2S_MCLK_IN作为I2S的时钟源并分频得到I2S_MCLK_OUT？ 425 • 请问AD9163的时钟输入范围多大，输入时钟大小与输入数据速率是什么关系？ 2002 • DCM输出时钟约束的示例 3568 • 使用标准I / O引脚作为时钟输入时，我无法获得synplify-rpo 2014.09的原因？ 1301 1个回答

答案对人有帮助，有参考价值 0 首先 - 这不是将时钟转发出FPGA的方法。看一下使用ODDR转发时钟的这篇文章。生成的时钟问题可能是一个简单的错误 - 是单元TDM_SCKx4_OBUF_BUFG_INST或TDM_SCKx4_OBUF_BUFG_inst（大写或小写）。无论如何，您将需要使用ODDR的新create_generated_clock。 create_generated_clock -name TDM_SCKx4 -source [get_pins .C] -divide_by 1 [get_ports TDM_SCKx4] 如果生成的时钟放在端口（不是内部引脚）上，则生成的时钟更清晰。不要使用-combinational - use -divide_by 1 - 它们不是一回事（它们的长度和复杂程度如何不同 - 虽然两者都应该在这里工作，但在实际需要的情况下，只在极少数情况下使用-combinational ）。 Avrum

2020-8-18 10:21:41 评论举报陈玉筠