完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
1 引言
FPGA的片上存储资源有两种实现方式:细粒式和粗粒式。所谓细粒式,是指每个基本逻辑单元可以配置成一个小的存储器.若干个小存储器冉通过合并进行扩展。它不需要额外逻辑,但存储密度较低,适用于存储需求不多的应用。而粗粒式,就是将大容量的存储器模块嵌入到FPGA芯片中作为专用存储单元,与细粒式相比具有存储密度高的优点,适用于数据处理等需要大量片上存储空间的情况。随着FPGA应用日益广泛,大容量存储需求越来越多,嵌入式存储器模块因此已经成为FPGA芯片中十分重要的资源。并且与普通存储器相比,它们具有更灵活的可配置性。 本文所设计的存储器模块是我们FPGA芯片的一部分,其功能、结构、布局都为整个芯片服务。它是一个基于0.13微米CMOS工艺的同步18Kb双端口存储器,可以配置成为ROM或SRAM,每个端口支持6种数据宽度和3种写入模式,并且可以选择控制信号的极性,对每个输出端口独立地进行置0/置1操作。在应用中,多个存储器模块可以通过合并实现深度或宽度的扩展,也可以作为FIFO或大的查找表使用。 2 存储器模块的设计 2.1层次结构 从FPGA芯片的角度,该威廉希尔官方网站 分为逻辑层和配置层,如图1所示。逻辑层是一个静态存储器,有A和B两个独立的端口。en为片选信号,we为读写控制信号,ssr为间步预置控制信号。配置层的作用是为逻辑层提供配置信号,从而选择存储模块的配置模式。每个配置信号对应配置层的一个6管配置单元,在FPGA初始化阶段被赋值后送到逻辑层。 2.2存储单元 存储单元采用图2(a)所示的8管双端口结构,每个端口对应一条的字线和一对位线。当字线电位拉高时,对应的两个NMOS管打开,数据通过位线写入或者读出。作为ROM使用时,为了实现对存储单元的初始化,必须提供一个从配置层到存储单元的数据通道。我们的实现方式如图2(b)所示,即在A端口增加字线、位线选择器。awl_lgc、abl_lgc为逻辑层中A端I=I的字线和位线,cfgwl、cfgbl为来自配置层的字线和位线。当模式选择信号modesel为低电位时,配置层的字线和位线通过,完成对存储器的初始化。反之,逻辑层的字线和位线通过,该存储器即为普通静态存储器。 1.gif 图1存储器模块层次结构 2.gif 图2 存储单元设计 3.gif 图3三种写入模式示意图 该存储器模块有三种写入模式,对应进行写操作时输出端口的三种状态(图3)。Read_First表示在写入新的数据之前,先把存储单元中旧的数据读出来,即在一个时钟周期内完成先读后写两步操作;Write_First表示写入的数据同时也是读出的数据;Nochange表示在写操作过程中输出端口状态保持不变。Read First是默认模式,其实现的关键在于下面介绍的预充电威廉希尔官方网站 。 因为读写操作都必须经过位线,为了实现一个时钟周期内先读后写的功能,读和写就必须在两个不同的时间窗121进行。为此设计如图4(a)的预充电威廉希尔官方网站 。dw、dwn是准备写入的数据,由输入信号经过一定逻辑产生;dr、dm是准备读出的数据,经过灵敏放大器等威廉希尔官方网站 处理后送到输出端。yi为预充电控制信号,rdctl为读控制信号,wtcd为写控制信号,它们的时序关系如图4(b)所示。yi为低电平期间两条位线都被拉到VDD,读写操作均被关闭。vi的高电平窗121约为0.5ns,此间先用半个窗口时间进行读操作(rdcfl拉低),再用后半个窗口时间进行写操作(wIctl拉低)。这样读出的时候写入路径关闭,写入的时候读出路径关闭,从而实现了先读旧数据后写新数据的目的。 4.gif 图4预充电威廉希尔官方网站 5.gif 图5数据宽度选择威廉希尔官方网站 2.4数据宽度选择威廉希尔官方网站 经过图5所示的威廉希尔官方网站 ,存储器模块可以实现6种数据宽度的选择(16Kxl,8Kx2.4Kx4。2Kx9,1Kxl8,5 12x36)。其中,每一个多路选择器(MUX)由一位地址信号控制,起到地址译码的作用。写数据时,总线选择阵列从36个输入数据中选出需要的数据,经过多路选择器的地址译码,写入相应的存储单元。读数据时,每个多路选择器或者输出所需要的数据或者保持高阻状态,这些数据进入总线选择阵列并送到对应的输出端口。所有数据宽度模式复用36个输入端和36个输出端,不同模式占用的端口不同。对于512x36模式,所有端口均被利用,但是对宽度小于36的模式就必然存在多余端口。为了避免这些不用的端口浮空可能引起的威廉希尔官方网站 不稳定性,在使用时它们会被自动接到VDD或GND。 3 验证方法和结果 由于本文所设计的存储器模块信号数量多、工作模式的组合多样,我们采用行为级仿真工具Modelsim和晶体管级仿真工具Hsim协同仿真的方式对其进行验证。利用行为级仿真可以方便观察威廉希尔官方网站 的功能是否实现,加速验证进度,特别是当验证威廉希尔官方网站 扩展到存储器阵列甚至整个FPGA芯片的时候。而通过晶体管级的仿真可以得到详细而比较精确的时序参数,例如上升/下降时间、延时等。图6为Modelsim中A端口Read_First和Write 两种写操作模式的仿真波形,从中可以清楚地看出二者的特点和区别。 6.gif 图6仿真波形 访问时间是存储器性能的重要指标,我们选择位于位线结构顶端的存储单元作为关键路径进行读写操作,测定数据在输出端的有效时间相对时钟上升沿的延迟。因为不同数据宽度模式下信号经过的路径长短不同,它们的延迟也必然不同。仿真结果显示:512x36模式下延迟时间最短为1.75ns,16Kxl模式下延迟时间最长为2.7ns,与理论上一致。 4 版图实现 我们以全定制的方式完成了该模块的核心版图部分,如图7所示,称之为存储器核。存储单元阵列被分成两部分,由位于中间的译码器和控制威廉希尔官方网站 隔开。图中标示了主要功能模块的相对位置。根据整个FPGA芯片的规划,金属层的分配方案如下:所有逻辑威廉希尔官方网站 使用1至4层金属,5和6层金属则专用于配置层的字线和位线。 该存储器模块最终将应用到一系列FPGA芯片中。为了能与周围通道模块进行无缝拼接,特定的芯片结构对存储器模块的端口位置有特定的要求。因此,需要根据芯片参数对上述存储器核进行布线包装,把与周围模块相连的信号引到相应的位置。为了提高效率,我们采用Synopsys的自动布局布线工具Astro来完成这一布线工作。用脚本命令从记录芯片结构的文件中读取必要参数,生成Astro所需文件,自动布线完成后即得到适用于特定芯片的完整版图,整个过程完全自动化。图8中深色部分即为自动布线后产生的一个版图,四周为FPGA通道模块的示意图(cbx,cby,***)。 图7存储器核版图 图8一个包装后的完整版图 5 结论 本文介绍了一种0.13微米CMOS T艺下FPGA中嵌入式存储器模块的设计与实现。该模块有两个独立端口,可以配置为只读存储器或静态随机存储器,支持6种数据宽度和3种写入模式。采用行为级和晶体管级协同仿真的方法进行验证,表明威廉希尔官方网站 性能良好。全定制设计完成的存储器核,经过自动布局布线工具的包装,得到了适用于特定芯片的完整版图。 本文作者创新观点:本文设计的字线、位线选择威廉希尔官方网站 实现了配置层对存储单元的初始化功能;独特的预充电威廉希尔官方网站 实现了一个时钟周期内先读后写的流水线模式;用自动布局布线工具对全定制版图进行包装处理的方法,对嵌入式模块的设计有一定的启发性。 |
|
|
|
只有小组成员才能发言,加入小组>>
807 浏览 0 评论
1159 浏览 1 评论
2534 浏览 5 评论
2867 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2717 浏览 6 评论
keil5中manage run-time environment怎么是灰色,不可以操作吗?
1094浏览 3评论
197浏览 2评论
463浏览 2评论
376浏览 2评论
M0518 PWM的电压输出只有2V左右,没有3.3V是怎么回事?
458浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 15:30 , Processed in 1.227570 second(s), Total 50, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号