完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友william hill官网
|
咨询下，在下图所示的运放中，vdd=3v；Id=10uA;
其中右边一路的PMOS预先分配Vgs=700mV；Vds=650mV； NMOS1预先分配Vgs1=650mV;Vds1=1000mV； NMOS2预先分配Vgs2=1000mV；Vds=700mV; 相当于整个Vds=650+650+1000+700=3000mV; 仿真出来电流也正确，不过Vds并不如预先分配那样，全被底下的NMOS吸收，导致PMOS进入线性区； 请问这个该如何调整到所预设的Vds呢？ 
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
右边那一路的PMOS的W/L太大，需要注意的是左边那一路上面PMOS流过的是20uA，而右边的PMOS仅仅流过10uA,调小试试看。如果不行，那估计还要调大右边的NMOS1的W/L
|
|
|
|
|
右边那一路的PMOS的W/L太大，需要注意的是左边那一路上面PMOS流过的是20uA，而右边的PMOS仅仅流过10uA,调小 ... 你好，这个相当于折叠式运放，右边那路有10uA电流被分掉了； |
|
|
|
|
第一，运放要闭环调，输出是个高阻节点，电压不定，pmos vds不够应该是这个原因 你好，这个Bulk应该都是接gnd与vdd的； 闭环调是指什么的，是不是要将输入差分对加进去？第二级就是miller补偿了； |
|
|
|
|
只有小组成员才能发言，加入小组>>
793个成员聚集在这个小组
加入小组5017 浏览 0 评论
3844 浏览 0 评论
4737 浏览 0 评论
3769 浏览 0 评论
7522 浏览 0 评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1285
评论
淘帖
277
