怎么解释setup time和hold time的定义和在时钟信号延迟时的变化呢？

2023-5-10 11:46:59 3266 时钟信号

0 怎么解释setup time和hold time的定义和在时钟信号延迟时的变化呢？ 1
2023-5-10 11:46:59　　评论淘帖0 举报相关推荐 • 解释下setup和hold time 4593 • Setup/Hold Time Problem 6172 • 怎么解决解决Hold Time违例的问题呢 3908 • 建立时间和保持时间（setup time 和 hold time） 6055 • 【FPGA经典试题】威廉希尔官方网站模块的setup-time和hold-time是正值还是负值 12715 • 从fan-in、fan-out看setup和hold time violation 865 • 什么是TIME 945 • 请举例说明如何使用TIME.SETUP() 中的新选项？ 240 • 浅谈信号delay time和phase shift 1517 • PWM控制信号中的死区time对逆变器的影响 1914 1 个讨论

0 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

2023-5-10 11:47:12 评论举报 1^# 百灵千岛酱