[文章]

紫光同创FPGA入门指导：LED流水灯——紫光盘古系列22K开发套件实验教程（一）

盘古22K开发板（MES22GP）是基于紫光同创40nm工艺的Logos系列PGL22G芯片的一套全新的国产FPGA开发套件。开发板电源采用圣邦微SGM61032解决方案，HDMI 接口采用宏晶微 MS7200方案，更大程度实现国产化。预留 HDMI 收发接口用于图像验证及处理；10/100/1000M 以太网接口，方便各类高速通信系统验证。

一、盘古22K开发套件简介

MES22GP 开发套件共有 11 个翠绿 LED 灯，其中 1 个是电源指示灯（POWER）；2 个是 FPGA 的运行状态指示灯：INIT 和 DONE；有 8 个用户 LED 灯（LED1～8），FPGA 输出高电平时对应的 LED 灯亮灯（详情请查看“MES22GP 开发套件硬件使用手册”）。

二、实验目的

控制 8 个 LED 灯按顺序依次点亮和熄灭。

三、实验原理

通常的时，分，秒的计时进位大家应该不陌生；1 小时=60 分钟=3600 秒，当时针转动 1 小时，秒针跳动 3600 次；

在数字威廉希尔官方网站中的时钟信号也是有固定的节奏的，这种节奏的开始到结束的时间,我们通常称之为周期（T）。

在数字系统中通常关注到时钟的频率,那频率与周期的关系如下：

?? =1
T；

MES22GP 板卡上单端时钟有一个 50MHz 和一个 27MHz 的晶振提供时钟给到 PGL22G;

实验分析:

控制 LED 亮灭需要控制 IO 输出的高低电平即可(高电平点亮,低电平熄灭),原理图如下：

控制 LED 依次 0.5s 亮,0.5s 灭,需要控制 IO 依次输出 0.5s 高电平,0.5s 低电平周期变化, 如下图波形:

若使用 50MHz 外部输入时钟，时钟周期为 20ns（在 verilog 设计中的计数器的计时原理基本上是一致的，确认输入时钟周期和目标计时时间后可得到计数器的计数值到达多少后可得到计时宽度）;

0.5s = 25000000*20ns = 25000000 × T50MHz;

IO 输出状态只有两种：1 或 0；我们可以使用一个计数器，计数满 25000000 个时钟周期时变化不同 LED 点亮。

四、实验源码设计

a.文件头设计

在 module 之前添加文件头，文件头中包含信息有：公司，作者，时间，设计名，工程名，模块名，目标器件，EDA 工具(版本)，模块描述，版本描述（修改描述）等信息；以及仿真时间单位定义；

timescale 1ns / 1ps 表示仿真精度是 1ns，显示精度是 1ps；define UD #1 定义 UD 表示#1；#1 仅仿真有效，表示延时一个仿真精度，结合上一条语句表示延时 1ns；

b.设计 module

创建 module，确定输入输出信号

此段代码是标准的 module 创建的模型，module 创建时需要确认输入输出信号并定义好位宽，之后在对 module 进行具体的逻辑设计；管脚与管脚之间用 “ , ”隔开，最后一个管脚不用间隔符号；创建 module 时需要定义输入输出信号;本实验输入时钟和复位即可，输出是控制 LED 的亮灭，MES22GP 板卡上共有 8 个 LED，故而输出 8bit 位宽的信号；

设计一个计数器；

单个状态计数 25_000_000，即 24_999_999 = 25’b1_0111_1101_0111_1000_0011_1111;

所以计数器的位宽为 25 位即可，此处请结合数字威廉希尔官方网站中的同步计数器的工作原理分析；

当计数器计数到 25'd24_999_999 时，计数过程包含了从 0～26'd2499_9999 的时钟周期，故而总时长时 25’d25_000_000 × ????????；硬件输入时钟为 50MHz，所以此计数器的计数周期是 0.5s；

led 显示状态控制

在指定的时间刻度上对 LED 的状态进行变更，以达到控制 LED 依次亮灭的目的；led_light_cnt 的计时周期为 0.5s，故在 led_light_cnt 上取一个点来变更 LED 的显示状态即可完成每隔 0.5s LED 显示发生变化；由于 LED 亮和灭只有两个状态，在赋值处理上将寄存器进行移位操作；