FPGA|CPLD|ASICwilliam hill官网

elec056

11年用户 31经验值

擅长:可编程逻辑测量仪表嵌入式技术处理器/DSP 接口/总线/驱动控制/MCU

私信关注

[问答]

时序仿真中怎么查看内部信号的变化

quartus中调用modelsim进行gate level仿真，但是在sim窗口中的信号变得很怪，不能像rtl仿真中一样往wave窗口中加信号

回帖（1）

elec056

2014-8-30 09:38:04

求大神指点！

举报

更多回帖

1

相关问答

×

20

完善资料，
赚取积分