【Z-turn Board试用体验】参考书上练习helloZynq硬件设计部分

参考书上第9.1章，完成helloZynq的硬件设计部分。步骤如下
1、新建工程，名字“helloZynq“，注意：工程名字及路径不能有空格，路径不能有中文。
2、选择RTL project，NEXT，连续三次NEXT至default part，设置如下，击finish。

3、source中单击add source，选择如下
4、击create...,创建新的系统工程，如下所示，后finish

5、在IP catalog中选择zynq 7000 system


6、击上图 32b GP AXI master ports的绿色方框，选择general项。确认Enable GPIO on EMIO interface选择，这个在vivado中未找到
7、IP catalog中找到general purpose IO-AXI general purpose IO，双击，选yes

由于参考教材使用的是ISE DS中的planA-head，许多选项和Vivado不同，致使测试遇到问题，后续解决分享经验